Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS

Detalhes bibliográficos
Autor(a) principal: Pyetro Amaral Ferreira, Antonyus
Data de Publicação: 2011
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFPE
dARK ID: ark:/64986/001300000ptgp
Texto Completo: https://repositorio.ufpe.br/handle/123456789/2653
Resumo: Este trabalho apresenta a definição de uma arquitetura, baseada em FPGA, para implementação de Redes Neurais (RNAs) MLP. A arquitetura proposta foi projetada observando-se critérios limitantes como grande quantidade de entradas, redução do consumo de área, utilização de pinos, recursos de interconexão e compromisso entre área/desempenho. Um importante resultado é a utilização de log2m adicionadores para uma RNA com m entradas. Uma RNA cuja topologia é 256:10:10 atingiu um speed-up de 36x, comparado com uma implementação convencional em C rodado em um PC. Uma ferramenta de geração automática do código da RNA em linguagem HDL também foi desenvolvida
id UFPE_faaed1cd25a32141718116a3f21cf24a
oai_identifier_str oai:repositorio.ufpe.br:123456789/2653
network_acronym_str UFPE
network_name_str Repositório Institucional da UFPE
repository_id_str 2221
spelling Pyetro Amaral Ferreira, AntonyusNatividade da Silva Barros, Edna 2014-06-12T15:59:56Z2014-06-12T15:59:56Z2011-01-31Pyetro Amaral Ferreira, Antonyus; Natividade da Silva Barros, Edna. Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS. 2011. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2011.https://repositorio.ufpe.br/handle/123456789/2653ark:/64986/001300000ptgpEste trabalho apresenta a definição de uma arquitetura, baseada em FPGA, para implementação de Redes Neurais (RNAs) MLP. A arquitetura proposta foi projetada observando-se critérios limitantes como grande quantidade de entradas, redução do consumo de área, utilização de pinos, recursos de interconexão e compromisso entre área/desempenho. Um importante resultado é a utilização de log2m adicionadores para uma RNA com m entradas. Uma RNA cuja topologia é 256:10:10 atingiu um speed-up de 36x, comparado com uma implementação convencional em C rodado em um PC. Uma ferramenta de geração automática do código da RNA em linguagem HDL também foi desenvolvidaporUniversidade Federal de PernambucoAttribution-NonCommercial-NoDerivs 3.0 Brazilhttp://creativecommons.org/licenses/by-nc-nd/3.0/br/info:eu-repo/semantics/openAccessInteligência ArtificialRedes NeuraisArquitetura de computadorFPGADesenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGASinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisreponame:Repositório Institucional da UFPEinstname:Universidade Federal de Pernambuco (UFPE)instacron:UFPETHUMBNAILarquivo5807_1.pdf.jpgarquivo5807_1.pdf.jpgGenerated Thumbnailimage/jpeg1357https://repositorio.ufpe.br/bitstream/123456789/2653/4/arquivo5807_1.pdf.jpg0e22df32d7e4b2ee46efb76c51200f74MD54ORIGINALarquivo5807_1.pdfapplication/pdf6535979https://repositorio.ufpe.br/bitstream/123456789/2653/1/arquivo5807_1.pdff0b7d3e91a58a935a96a4b9790f84fabMD51LICENSElicense.txttext/plain1748https://repositorio.ufpe.br/bitstream/123456789/2653/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52TEXTarquivo5807_1.pdf.txtarquivo5807_1.pdf.txtExtracted texttext/plain142930https://repositorio.ufpe.br/bitstream/123456789/2653/3/arquivo5807_1.pdf.txt83f4c7e4ac8ed8d111e16733690736a1MD53123456789/26532019-10-25 12:58:16.658oai:repositorio.ufpe.br:123456789/2653Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Repositório InstitucionalPUBhttps://repositorio.ufpe.br/oai/requestattena@ufpe.bropendoar:22212019-10-25T15:58:16Repositório Institucional da UFPE - Universidade Federal de Pernambuco (UFPE)false
dc.title.pt_BR.fl_str_mv Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
title Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
spellingShingle Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
Pyetro Amaral Ferreira, Antonyus
Inteligência Artificial
Redes Neurais
Arquitetura de computador
FPGA
title_short Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
title_full Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
title_fullStr Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
title_full_unstemmed Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
title_sort Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS
author Pyetro Amaral Ferreira, Antonyus
author_facet Pyetro Amaral Ferreira, Antonyus
author_role author
dc.contributor.author.fl_str_mv Pyetro Amaral Ferreira, Antonyus
dc.contributor.advisor1.fl_str_mv Natividade da Silva Barros, Edna
contributor_str_mv Natividade da Silva Barros, Edna
dc.subject.por.fl_str_mv Inteligência Artificial
Redes Neurais
Arquitetura de computador
FPGA
topic Inteligência Artificial
Redes Neurais
Arquitetura de computador
FPGA
description Este trabalho apresenta a definição de uma arquitetura, baseada em FPGA, para implementação de Redes Neurais (RNAs) MLP. A arquitetura proposta foi projetada observando-se critérios limitantes como grande quantidade de entradas, redução do consumo de área, utilização de pinos, recursos de interconexão e compromisso entre área/desempenho. Um importante resultado é a utilização de log2m adicionadores para uma RNA com m entradas. Uma RNA cuja topologia é 256:10:10 atingiu um speed-up de 36x, comparado com uma implementação convencional em C rodado em um PC. Uma ferramenta de geração automática do código da RNA em linguagem HDL também foi desenvolvida
publishDate 2011
dc.date.issued.fl_str_mv 2011-01-31
dc.date.accessioned.fl_str_mv 2014-06-12T15:59:56Z
dc.date.available.fl_str_mv 2014-06-12T15:59:56Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv Pyetro Amaral Ferreira, Antonyus; Natividade da Silva Barros, Edna. Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS. 2011. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2011.
dc.identifier.uri.fl_str_mv https://repositorio.ufpe.br/handle/123456789/2653
dc.identifier.dark.fl_str_mv ark:/64986/001300000ptgp
identifier_str_mv Pyetro Amaral Ferreira, Antonyus; Natividade da Silva Barros, Edna. Desenvolvimento de uma arquitetura paralela para redes neurais artificiais MLP baseada em FPGAS. 2011. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2011.
ark:/64986/001300000ptgp
url https://repositorio.ufpe.br/handle/123456789/2653
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv Attribution-NonCommercial-NoDerivs 3.0 Brazil
http://creativecommons.org/licenses/by-nc-nd/3.0/br/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Attribution-NonCommercial-NoDerivs 3.0 Brazil
http://creativecommons.org/licenses/by-nc-nd/3.0/br/
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Pernambuco
publisher.none.fl_str_mv Universidade Federal de Pernambuco
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPE
instname:Universidade Federal de Pernambuco (UFPE)
instacron:UFPE
instname_str Universidade Federal de Pernambuco (UFPE)
instacron_str UFPE
institution UFPE
reponame_str Repositório Institucional da UFPE
collection Repositório Institucional da UFPE
bitstream.url.fl_str_mv https://repositorio.ufpe.br/bitstream/123456789/2653/4/arquivo5807_1.pdf.jpg
https://repositorio.ufpe.br/bitstream/123456789/2653/1/arquivo5807_1.pdf
https://repositorio.ufpe.br/bitstream/123456789/2653/2/license.txt
https://repositorio.ufpe.br/bitstream/123456789/2653/3/arquivo5807_1.pdf.txt
bitstream.checksum.fl_str_mv 0e22df32d7e4b2ee46efb76c51200f74
f0b7d3e91a58a935a96a4b9790f84fab
8a4605be74aa9ea9d79846c1fba20a33
83f4c7e4ac8ed8d111e16733690736a1
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPE - Universidade Federal de Pernambuco (UFPE)
repository.mail.fl_str_mv attena@ufpe.br
_version_ 1815172879965224960

Registros relacionados