Roteamento de circuitos VLSI

Detalhes bibliográficos
Autor(a) principal: Leonhardt, Charles Capella
Data de Publicação: 2010
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UFRGS
Texto Completo: http://hdl.handle.net/10183/25600
Resumo: Roteamento é a etapa do fluxo de geração de circuitos integrados onde são realizadas as interconexões entre os diferentes elementos do circuito. Está incluído na etapa de síntese física, que trata da construção do leiaute, uma informação geométrica na qual são representados os transistores e suas interconexões. O roteamento assume grande importância devido à crescente influência das interconexões no atraso total do circuito e o acréscimo de área que um circuito de difícil roteamento pode gerar. Além disto, o tempo de execução costuma ser um fator limitante que impede que algoritmos que possibilitem maiores otimizações sejam usados. Diante disto, este trabalho tem como objetivo o desenvolvimento de uma ferramenta para roteamento global e detalhado de circuitos integrados, que seja capaz de rotear circuitos com grande número de elementos com um bom compromisso entre qualidade de roteamento e tempo de execução. Outro objetivo é desenvolver uma ferramenta para roteamento intracell utilizada na geração de bibliotecas de células. Para atingir os objetivos propostos foi necessário desenvolver soluções adequadas a cada uma das etapas do fluxo de roteamento. O algoritmo para roteamento intracell incluindo uma fase de otimização obtém ganho de 0,2% em relação à solução sem otimização desempenhando um papel importante na geração de bibliotecas de células melhores. Quanto ao roteamento detalhado, os resultados indicam a viabilidade do algoritmo quando comparado ao Rotdl, obtendo circuitos com wirelength equivalente em 50% menos tempo. Com relação ao roteador global o algoritmo desenvolvido é bastante eficiente, entretanto a conexão com o roteador detalhado ainda é muito incipiente. Por fim, este trabalho foi integrado à ferramenta de síntese física ASTRAN, do GME, colaborando para o aperfeiçoamento do seu fluxo de geração automática.
id UFRGS-2_0e8d6ff1a957d7d302c50c56430a5247
oai_identifier_str oai:www.lume.ufrgs.br:10183/25600
network_acronym_str UFRGS-2
network_name_str Repositório Institucional da UFRGS
repository_id_str
spelling Leonhardt, Charles CapellaReis, Ricardo Augusto da LuzZiesemer Junior, Adriel Mota2010-09-09T04:19:54Z2010http://hdl.handle.net/10183/25600000754627Roteamento é a etapa do fluxo de geração de circuitos integrados onde são realizadas as interconexões entre os diferentes elementos do circuito. Está incluído na etapa de síntese física, que trata da construção do leiaute, uma informação geométrica na qual são representados os transistores e suas interconexões. O roteamento assume grande importância devido à crescente influência das interconexões no atraso total do circuito e o acréscimo de área que um circuito de difícil roteamento pode gerar. Além disto, o tempo de execução costuma ser um fator limitante que impede que algoritmos que possibilitem maiores otimizações sejam usados. Diante disto, este trabalho tem como objetivo o desenvolvimento de uma ferramenta para roteamento global e detalhado de circuitos integrados, que seja capaz de rotear circuitos com grande número de elementos com um bom compromisso entre qualidade de roteamento e tempo de execução. Outro objetivo é desenvolver uma ferramenta para roteamento intracell utilizada na geração de bibliotecas de células. Para atingir os objetivos propostos foi necessário desenvolver soluções adequadas a cada uma das etapas do fluxo de roteamento. O algoritmo para roteamento intracell incluindo uma fase de otimização obtém ganho de 0,2% em relação à solução sem otimização desempenhando um papel importante na geração de bibliotecas de células melhores. Quanto ao roteamento detalhado, os resultados indicam a viabilidade do algoritmo quando comparado ao Rotdl, obtendo circuitos com wirelength equivalente em 50% menos tempo. Com relação ao roteador global o algoritmo desenvolvido é bastante eficiente, entretanto a conexão com o roteador detalhado ainda é muito incipiente. Por fim, este trabalho foi integrado à ferramenta de síntese física ASTRAN, do GME, colaborando para o aperfeiçoamento do seu fluxo de geração automática.Routing is the step in the generation flow of integrated circuits, in that are held the interconnections between different circuit elements. It‟s included in Physical Synthesis step that builds the layout, a geometric information in which are represented the transistors and its interconnections. Routing is very important due to the growing influence of the interconnections in total delay of the circuit and the addition in area that a circuit with difficult routing can generate. Moreover, the execution time is often a limiting factor that prevents algorithms that allow more optimizations to be used. Therefore, this paper aims to develop a tool for global and detailed routing of integrated circuits, which must be able to route circuits with large number of elements with a good compromise between quality of routing and execution time. Another goal is to develop a tool for intracell routing used in the generation of cell libraries. To achieve the proposed objectives was necessary to develop appropriate solutions to each stage of the routing flow. The algorithm for intracell routing including an optimization phase obtains gain of 0.2% compared to the solution without optimization playing an important role in the generation of better library cells. For detailed routing, the results indicate the feasibility of the algorithm when compared to Rotdl, obtaining equivalent wirelength in 50% less time. The global router algorithm is very efficient, however the connection with the detailed router is still incipient. Finally, this work was integrated into the physical synthesis tool ASTRAN of GME, contributing to the improvement of the automatic generation flow.application/pdfporMicroeletrônicaVlsiVLSIEDAPhysical synthesisRoutingRoteamento de circuitos VLSIRouting VLSI circuits info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2010Engenharia de Computaçãograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT000754627.pdf.txt000754627.pdf.txtExtracted Texttext/plain64876http://www.lume.ufrgs.br/bitstream/10183/25600/2/000754627.pdf.txt74762b0cf17dce73f71bca69d6dd2a5bMD52ORIGINAL000754627.pdf000754627.pdfTexto completoapplication/pdf2939921http://www.lume.ufrgs.br/bitstream/10183/25600/1/000754627.pdf635291d86e4b8c5cd45975a3a006fcccMD51THUMBNAIL000754627.pdf.jpg000754627.pdf.jpgGenerated Thumbnailimage/jpeg1044http://www.lume.ufrgs.br/bitstream/10183/25600/3/000754627.pdf.jpgfeeb2706430285a24646feb23853fd4cMD5310183/256002018-10-09 08:34:28.169oai:www.lume.ufrgs.br:10183/25600Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2018-10-09T11:34:28Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Roteamento de circuitos VLSI
dc.title.alternative.en.fl_str_mv Routing VLSI circuits
title Roteamento de circuitos VLSI
spellingShingle Roteamento de circuitos VLSI
Leonhardt, Charles Capella
Microeletrônica
Vlsi
VLSI
EDA
Physical synthesis
Routing
title_short Roteamento de circuitos VLSI
title_full Roteamento de circuitos VLSI
title_fullStr Roteamento de circuitos VLSI
title_full_unstemmed Roteamento de circuitos VLSI
title_sort Roteamento de circuitos VLSI
author Leonhardt, Charles Capella
author_facet Leonhardt, Charles Capella
author_role author
dc.contributor.author.fl_str_mv Leonhardt, Charles Capella
dc.contributor.advisor1.fl_str_mv Reis, Ricardo Augusto da Luz
dc.contributor.advisor-co1.fl_str_mv Ziesemer Junior, Adriel Mota
contributor_str_mv Reis, Ricardo Augusto da Luz
Ziesemer Junior, Adriel Mota
dc.subject.por.fl_str_mv Microeletrônica
Vlsi
topic Microeletrônica
Vlsi
VLSI
EDA
Physical synthesis
Routing
dc.subject.eng.fl_str_mv VLSI
EDA
Physical synthesis
Routing
description Roteamento é a etapa do fluxo de geração de circuitos integrados onde são realizadas as interconexões entre os diferentes elementos do circuito. Está incluído na etapa de síntese física, que trata da construção do leiaute, uma informação geométrica na qual são representados os transistores e suas interconexões. O roteamento assume grande importância devido à crescente influência das interconexões no atraso total do circuito e o acréscimo de área que um circuito de difícil roteamento pode gerar. Além disto, o tempo de execução costuma ser um fator limitante que impede que algoritmos que possibilitem maiores otimizações sejam usados. Diante disto, este trabalho tem como objetivo o desenvolvimento de uma ferramenta para roteamento global e detalhado de circuitos integrados, que seja capaz de rotear circuitos com grande número de elementos com um bom compromisso entre qualidade de roteamento e tempo de execução. Outro objetivo é desenvolver uma ferramenta para roteamento intracell utilizada na geração de bibliotecas de células. Para atingir os objetivos propostos foi necessário desenvolver soluções adequadas a cada uma das etapas do fluxo de roteamento. O algoritmo para roteamento intracell incluindo uma fase de otimização obtém ganho de 0,2% em relação à solução sem otimização desempenhando um papel importante na geração de bibliotecas de células melhores. Quanto ao roteamento detalhado, os resultados indicam a viabilidade do algoritmo quando comparado ao Rotdl, obtendo circuitos com wirelength equivalente em 50% menos tempo. Com relação ao roteador global o algoritmo desenvolvido é bastante eficiente, entretanto a conexão com o roteador detalhado ainda é muito incipiente. Por fim, este trabalho foi integrado à ferramenta de síntese física ASTRAN, do GME, colaborando para o aperfeiçoamento do seu fluxo de geração automática.
publishDate 2010
dc.date.accessioned.fl_str_mv 2010-09-09T04:19:54Z
dc.date.issued.fl_str_mv 2010
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/25600
dc.identifier.nrb.pt_BR.fl_str_mv 000754627
url http://hdl.handle.net/10183/25600
identifier_str_mv 000754627
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Repositório Institucional da UFRGS
collection Repositório Institucional da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/25600/2/000754627.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/25600/1/000754627.pdf
http://www.lume.ufrgs.br/bitstream/10183/25600/3/000754627.pdf.jpg
bitstream.checksum.fl_str_mv 74762b0cf17dce73f71bca69d6dd2a5b
635291d86e4b8c5cd45975a3a006fccc
feeb2706430285a24646feb23853fd4c
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv
_version_ 1815447046469976064