Cache calibration for accurate simulation of multi-core systems

Detalhes bibliográficos
Autor(a) principal: Basso, Pedro Martins
Data de Publicação: 2021
Tipo de documento: Trabalho de conclusão de curso
Idioma: eng
Título da fonte: Repositório Institucional da UFRGS
Texto Completo: http://hdl.handle.net/10183/235491
Resumo: O mercado de sistemas de computação tem aumentado significativamente desde o início da era da computação na nuvem. Esta demanda leva a um aumento na complexidade e eficiência das arquiteturas de computadores. A etapa de simulação é uma das mais importantes durante o desenvolvimento destas: ela elimina a necessidade do hardware real durante as fases iniciais do fluxo de desenvolvimento. Neste trabalho, propomos um modelo de simulação da arquitetura ARM Neoverse N1 utilizando o simulador gem5. Calibramos as memórias caches do modelo usando microbenchmarks, comparando com o hardware real que implementa esta arquitetura . Os resultados do trabalho mostram que nosso método de calibração atinge tempos de acesso às caches próximo ao hardware real.
id UFRGS-2_331d2769d0fbbf61150eee61dedacbb6
oai_identifier_str oai:www.lume.ufrgs.br:10183/235491
network_acronym_str UFRGS-2
network_name_str Repositório Institucional da UFRGS
repository_id_str
spelling Basso, Pedro MartinsWeber, Taisy SilvaRech, Paolo2022-02-26T04:56:18Z2021http://hdl.handle.net/10183/235491001137786O mercado de sistemas de computação tem aumentado significativamente desde o início da era da computação na nuvem. Esta demanda leva a um aumento na complexidade e eficiência das arquiteturas de computadores. A etapa de simulação é uma das mais importantes durante o desenvolvimento destas: ela elimina a necessidade do hardware real durante as fases iniciais do fluxo de desenvolvimento. Neste trabalho, propomos um modelo de simulação da arquitetura ARM Neoverse N1 utilizando o simulador gem5. Calibramos as memórias caches do modelo usando microbenchmarks, comparando com o hardware real que implementa esta arquitetura . Os resultados do trabalho mostram que nosso método de calibração atinge tempos de acesso às caches próximo ao hardware real.The computer systems market has been increasing significantly since the beginning of the cloud computing era. This demand leads to an increase on computer architectures complexity and efficiency. The simulation step is one of the most important during the development of new architectures, it eliminates the need of the real hardware during the initial developing phases. In this work, we propose an ARM Neoverse N1 gem5 simulator model. We calibrate the cache memories of the model using microbenchmarks on the model and comparing with the real hardware architecture. The results of the work show that our calibration method reaches cache delay access time accuracy close to the real hardware.application/pdfengArquitetura de computadoresComputação : Alto desempenhoComputação em nuvemComputer architectureMemory hierarchyComputer system simulationHigh perfomance computingCloud ComputingCache calibration for accurate simulation of multi-core systemsSimulation of multi-core systems info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2021Ciência da Computação: Ênfase em Engenharia da Computação: Bachareladograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001137786.pdf.txt001137786.pdf.txtExtracted Texttext/plain42888http://www.lume.ufrgs.br/bitstream/10183/235491/2/001137786.pdf.txt29ff2e2750212dd432b27ea08987e55fMD52ORIGINAL001137786.pdfTexto completo (inglês)application/pdf3622639http://www.lume.ufrgs.br/bitstream/10183/235491/1/001137786.pdf4a7846769edad9c899bfe9a760cfd34fMD5110183/2354912022-03-26 05:00:37.901269oai:www.lume.ufrgs.br:10183/235491Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2022-03-26T08:00:37Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Cache calibration for accurate simulation of multi-core systems
dc.title.alternative.pt.fl_str_mv Simulation of multi-core systems
title Cache calibration for accurate simulation of multi-core systems
spellingShingle Cache calibration for accurate simulation of multi-core systems
Basso, Pedro Martins
Arquitetura de computadores
Computação : Alto desempenho
Computação em nuvem
Computer architecture
Memory hierarchy
Computer system simulation
High perfomance computing
Cloud Computing
title_short Cache calibration for accurate simulation of multi-core systems
title_full Cache calibration for accurate simulation of multi-core systems
title_fullStr Cache calibration for accurate simulation of multi-core systems
title_full_unstemmed Cache calibration for accurate simulation of multi-core systems
title_sort Cache calibration for accurate simulation of multi-core systems
author Basso, Pedro Martins
author_facet Basso, Pedro Martins
author_role author
dc.contributor.author.fl_str_mv Basso, Pedro Martins
dc.contributor.advisor1.fl_str_mv Weber, Taisy Silva
dc.contributor.advisor-co1.fl_str_mv Rech, Paolo
contributor_str_mv Weber, Taisy Silva
Rech, Paolo
dc.subject.por.fl_str_mv Arquitetura de computadores
Computação : Alto desempenho
Computação em nuvem
topic Arquitetura de computadores
Computação : Alto desempenho
Computação em nuvem
Computer architecture
Memory hierarchy
Computer system simulation
High perfomance computing
Cloud Computing
dc.subject.eng.fl_str_mv Computer architecture
Memory hierarchy
Computer system simulation
High perfomance computing
Cloud Computing
description O mercado de sistemas de computação tem aumentado significativamente desde o início da era da computação na nuvem. Esta demanda leva a um aumento na complexidade e eficiência das arquiteturas de computadores. A etapa de simulação é uma das mais importantes durante o desenvolvimento destas: ela elimina a necessidade do hardware real durante as fases iniciais do fluxo de desenvolvimento. Neste trabalho, propomos um modelo de simulação da arquitetura ARM Neoverse N1 utilizando o simulador gem5. Calibramos as memórias caches do modelo usando microbenchmarks, comparando com o hardware real que implementa esta arquitetura . Os resultados do trabalho mostram que nosso método de calibração atinge tempos de acesso às caches próximo ao hardware real.
publishDate 2021
dc.date.issued.fl_str_mv 2021
dc.date.accessioned.fl_str_mv 2022-02-26T04:56:18Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/235491
dc.identifier.nrb.pt_BR.fl_str_mv 001137786
url http://hdl.handle.net/10183/235491
identifier_str_mv 001137786
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Repositório Institucional da UFRGS
collection Repositório Institucional da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/235491/2/001137786.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/235491/1/001137786.pdf
bitstream.checksum.fl_str_mv 29ff2e2750212dd432b27ea08987e55f
4a7846769edad9c899bfe9a760cfd34f
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv
_version_ 1801224621960200192

Registros relacionados