Processador gráfico
Autor(a) principal: | |
---|---|
Data de Publicação: | 2010 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/27976 |
Resumo: | Este documento descreve o projeto e implementação de um processador gráfico, um interpretador de closed caption e demultiplexador de MPEG2-TS para uso no Sistema Brasileiro de Televisão Digital (SBTVD). O projeto será realizado em duas fases, sendo que a primeira envolve a programação de uma versão utilizando a linguagem C++ para cada um dos componentes identificados, chamados protótipos. Os protótipos são usados para teste de conceito e como fonte de dados para a testes e verificação dos componentes finais. A segunda fase trata da descrição em VHDL dos protótipos, a apresentação de suas arquiteturas e máquinas de estados finitos, além da descrição do comportamento e dos dados que cada componente será responsável por gerenciar. Ao final, tem-se testes do projeto utilizando uma placa de FPGA acoplada a um monitor para a demonstração do funcionamento. |
id |
UFRGS-2_38faf02fd832f3df87b65ca78f28437c |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/27976 |
network_acronym_str |
UFRGS-2 |
network_name_str |
Repositório Institucional da UFRGS |
repository_id_str |
|
spelling |
Caetano, Fabrício da SilvaSusin, Altamiro Amadeu2011-03-04T05:59:43Z2010http://hdl.handle.net/10183/27976000767668Este documento descreve o projeto e implementação de um processador gráfico, um interpretador de closed caption e demultiplexador de MPEG2-TS para uso no Sistema Brasileiro de Televisão Digital (SBTVD). O projeto será realizado em duas fases, sendo que a primeira envolve a programação de uma versão utilizando a linguagem C++ para cada um dos componentes identificados, chamados protótipos. Os protótipos são usados para teste de conceito e como fonte de dados para a testes e verificação dos componentes finais. A segunda fase trata da descrição em VHDL dos protótipos, a apresentação de suas arquiteturas e máquinas de estados finitos, além da descrição do comportamento e dos dados que cada componente será responsável por gerenciar. Ao final, tem-se testes do projeto utilizando uma placa de FPGA acoplada a um monitor para a demonstração do funcionamento.This document describes the project and implementation of a graphic processor, closed caption parser and a MPEG2-TS demultiplexer for use in the Brazilian Digital Television System (SBTVD). The project will have two phases: the first requires the programming of a software version for each one of the identified components, called prototypes. Thoses prototypes will serve for test of concept and as data source for testing purpouses and verification of the final components. The second phase has the VHDL description of the prototypes, the presentation of theirs architectures and finite state machines, besides the description of the behavior and the data that each component will be responsible. At the end, will be presented a test of this project using an FPGA board connected to a monitor to show the system working.application/pdfporMicroeletrônicaComputação gráficaGraphic processorDTVClosed captionDemuxProcessador gráficoGraphic processor info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2010Engenharia de Computaçãograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000767668.pdf000767668.pdfTexto completoapplication/pdf1272166http://www.lume.ufrgs.br/bitstream/10183/27976/1/000767668.pdf4aa303b955ead9d02dbaaecd3386ff56MD51TEXT000767668.pdf.txt000767668.pdf.txtExtracted Texttext/plain100962http://www.lume.ufrgs.br/bitstream/10183/27976/2/000767668.pdf.txt67110dfc98444ceada5ab7bf56873520MD52THUMBNAIL000767668.pdf.jpg000767668.pdf.jpgGenerated Thumbnailimage/jpeg928http://www.lume.ufrgs.br/bitstream/10183/27976/3/000767668.pdf.jpga6e66798b251de623bd650e79af8b0c7MD5310183/279762018-10-09 08:27:29.408oai:www.lume.ufrgs.br:10183/27976Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2018-10-09T11:27:29Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Processador gráfico |
dc.title.alternative.en.fl_str_mv |
Graphic processor |
title |
Processador gráfico |
spellingShingle |
Processador gráfico Caetano, Fabrício da Silva Microeletrônica Computação gráfica Graphic processor DTV Closed caption Demux |
title_short |
Processador gráfico |
title_full |
Processador gráfico |
title_fullStr |
Processador gráfico |
title_full_unstemmed |
Processador gráfico |
title_sort |
Processador gráfico |
author |
Caetano, Fabrício da Silva |
author_facet |
Caetano, Fabrício da Silva |
author_role |
author |
dc.contributor.author.fl_str_mv |
Caetano, Fabrício da Silva |
dc.contributor.advisor1.fl_str_mv |
Susin, Altamiro Amadeu |
contributor_str_mv |
Susin, Altamiro Amadeu |
dc.subject.por.fl_str_mv |
Microeletrônica Computação gráfica |
topic |
Microeletrônica Computação gráfica Graphic processor DTV Closed caption Demux |
dc.subject.eng.fl_str_mv |
Graphic processor DTV Closed caption Demux |
description |
Este documento descreve o projeto e implementação de um processador gráfico, um interpretador de closed caption e demultiplexador de MPEG2-TS para uso no Sistema Brasileiro de Televisão Digital (SBTVD). O projeto será realizado em duas fases, sendo que a primeira envolve a programação de uma versão utilizando a linguagem C++ para cada um dos componentes identificados, chamados protótipos. Os protótipos são usados para teste de conceito e como fonte de dados para a testes e verificação dos componentes finais. A segunda fase trata da descrição em VHDL dos protótipos, a apresentação de suas arquiteturas e máquinas de estados finitos, além da descrição do comportamento e dos dados que cada componente será responsável por gerenciar. Ao final, tem-se testes do projeto utilizando uma placa de FPGA acoplada a um monitor para a demonstração do funcionamento. |
publishDate |
2010 |
dc.date.issued.fl_str_mv |
2010 |
dc.date.accessioned.fl_str_mv |
2011-03-04T05:59:43Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/27976 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000767668 |
url |
http://hdl.handle.net/10183/27976 |
identifier_str_mv |
000767668 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Repositório Institucional da UFRGS |
collection |
Repositório Institucional da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/27976/1/000767668.pdf http://www.lume.ufrgs.br/bitstream/10183/27976/2/000767668.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/27976/3/000767668.pdf.jpg |
bitstream.checksum.fl_str_mv |
4aa303b955ead9d02dbaaecd3386ff56 67110dfc98444ceada5ab7bf56873520 a6e66798b251de623bd650e79af8b0c7 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
|
_version_ |
1815447053646430208 |