Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics
Autor(a) principal: | |
---|---|
Data de Publicação: | 2008 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/19076 |
Resumo: | Desde os primórdios da computação tem-se ciência de que o processamento paralelo e o paralelismo em geral aumentam o desempenho de execução das aplicações e tornam as máquinas mais rápidas. Desta forma, muitas técnicas e abordagens foram criadas nas últimas décadas para tirar proveito do paralelismo em diversos níveis. Nos últimos anos, tornou-se muito difundido o conceito de arquiteturas paralelas, principalmente com o advento dos processadores com mais de um núcleo. São capazes de realizar processamentos de forma que vários fluxos de execução possam ocorrer ao mesmo tempo. Mas esta concorrência, por mais que exista um número elevado de elementos de processamento, é limitada por outros componentes, sendo o principal deles a memória cache, que “alimenta” os processadores de forma rápida possibilitando um maior paralelismo. Assim, tão importante quanto os processadores, a arquitetura de memória cache é fator fundamental nas máquinas paralelas. Este trabalho visa estudar o desempenho de arquiteturas paralelas comerciais, desenvolvidas por fabricantes distintos, tendo como foco o comportamento da memória cache em cada modelo com relação à sua arquitetura. Para isso, será utilizado o simulador Simics para modelar estas arquiteturas e o conjunto de benchmarks PARSEC para realizar os testes de desempenho. Ao fim, após avaliar os resultados, pretende-se demonstrar pontos positivos e negativos de cada abordagem, realizando uma comparação entre os modelos estudados. |
id |
UFRGS-2_52e41fd4e0505d27e2312322f0ef6772 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/19076 |
network_acronym_str |
UFRGS-2 |
network_name_str |
Repositório Institucional da UFRGS |
repository_id_str |
|
spelling |
Silveira, Maurício MachadoNavaux, Philippe Olivier Alexandre2010-04-13T04:15:12Z2008http://hdl.handle.net/10183/19076000679860Desde os primórdios da computação tem-se ciência de que o processamento paralelo e o paralelismo em geral aumentam o desempenho de execução das aplicações e tornam as máquinas mais rápidas. Desta forma, muitas técnicas e abordagens foram criadas nas últimas décadas para tirar proveito do paralelismo em diversos níveis. Nos últimos anos, tornou-se muito difundido o conceito de arquiteturas paralelas, principalmente com o advento dos processadores com mais de um núcleo. São capazes de realizar processamentos de forma que vários fluxos de execução possam ocorrer ao mesmo tempo. Mas esta concorrência, por mais que exista um número elevado de elementos de processamento, é limitada por outros componentes, sendo o principal deles a memória cache, que “alimenta” os processadores de forma rápida possibilitando um maior paralelismo. Assim, tão importante quanto os processadores, a arquitetura de memória cache é fator fundamental nas máquinas paralelas. Este trabalho visa estudar o desempenho de arquiteturas paralelas comerciais, desenvolvidas por fabricantes distintos, tendo como foco o comportamento da memória cache em cada modelo com relação à sua arquitetura. Para isso, será utilizado o simulador Simics para modelar estas arquiteturas e o conjunto de benchmarks PARSEC para realizar os testes de desempenho. Ao fim, após avaliar os resultados, pretende-se demonstrar pontos positivos e negativos de cada abordagem, realizando uma comparação entre os modelos estudados.Since the early days of computing science it’s known that the parallel processing and parallelism in general increase the executing performance of the applications and make the machines faster. Thus, many techniques and approaches have been created in the last decades to take advantage of the parallelism at various levels. In recent years, has become widespread the concept of parallel architectures, especially with the advent of processors with more than one core. They are capable of processing so that multiple streams of execution may occur at the same time. But this competition, however that there is a large number of processing elements, is limited by other components, the main one being the cache, which "feeds" the processors quickly allowing greater parallelism. Thus, as important as the processor, the architecture of cache memory is a major factor in parallel machines. This work aims to study the performance of commercial parallel architectures, developed by different manufacturers, with the focus of the behavior of cache memory on each model with respect to its architecture. This will use the simulator Simics to model these architectures and PARSEC suite of benchmarks for the testing of performance. In the end, after analyzing the results, it is intended to demonstrate positive and negative points of each approach, making a comparison between the models studied.application/pdfporArquiteturas paralelasParallel architecturesSimulationPerformance testMulticoresSimulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta SimicsSimulation and performance evaluation of parallel architectures using the simics tool info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2008Ciência da Computação: Ênfase em Ciência da Computação: Bachareladograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT000679860.pdf.txt000679860.pdf.txtExtracted Texttext/plain262450http://www.lume.ufrgs.br/bitstream/10183/19076/2/000679860.pdf.txt9980ea5dd62267b7815add8d1080ea58MD52ORIGINAL000679860.pdf000679860.pdfTexto completoapplication/pdf2499195http://www.lume.ufrgs.br/bitstream/10183/19076/1/000679860.pdfecb62d223b6da80f77108d26690054e0MD51THUMBNAIL000679860.pdf.jpg000679860.pdf.jpgGenerated Thumbnailimage/jpeg1101http://www.lume.ufrgs.br/bitstream/10183/19076/3/000679860.pdf.jpged58f49b9b8ba4af8a37d0e262de6a1eMD5310183/190762018-10-17 08:41:20.707oai:www.lume.ufrgs.br:10183/19076Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2018-10-17T11:41:20Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics |
dc.title.alternative.en.fl_str_mv |
Simulation and performance evaluation of parallel architectures using the simics tool |
title |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics |
spellingShingle |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics Silveira, Maurício Machado Arquiteturas paralelas Parallel architectures Simulation Performance test Multicores |
title_short |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics |
title_full |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics |
title_fullStr |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics |
title_full_unstemmed |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics |
title_sort |
Simulação e avaliação de desempenho de arquiteturas paralelas utilizando a ferramenta Simics |
author |
Silveira, Maurício Machado |
author_facet |
Silveira, Maurício Machado |
author_role |
author |
dc.contributor.author.fl_str_mv |
Silveira, Maurício Machado |
dc.contributor.advisor1.fl_str_mv |
Navaux, Philippe Olivier Alexandre |
contributor_str_mv |
Navaux, Philippe Olivier Alexandre |
dc.subject.por.fl_str_mv |
Arquiteturas paralelas |
topic |
Arquiteturas paralelas Parallel architectures Simulation Performance test Multicores |
dc.subject.eng.fl_str_mv |
Parallel architectures Simulation Performance test Multicores |
description |
Desde os primórdios da computação tem-se ciência de que o processamento paralelo e o paralelismo em geral aumentam o desempenho de execução das aplicações e tornam as máquinas mais rápidas. Desta forma, muitas técnicas e abordagens foram criadas nas últimas décadas para tirar proveito do paralelismo em diversos níveis. Nos últimos anos, tornou-se muito difundido o conceito de arquiteturas paralelas, principalmente com o advento dos processadores com mais de um núcleo. São capazes de realizar processamentos de forma que vários fluxos de execução possam ocorrer ao mesmo tempo. Mas esta concorrência, por mais que exista um número elevado de elementos de processamento, é limitada por outros componentes, sendo o principal deles a memória cache, que “alimenta” os processadores de forma rápida possibilitando um maior paralelismo. Assim, tão importante quanto os processadores, a arquitetura de memória cache é fator fundamental nas máquinas paralelas. Este trabalho visa estudar o desempenho de arquiteturas paralelas comerciais, desenvolvidas por fabricantes distintos, tendo como foco o comportamento da memória cache em cada modelo com relação à sua arquitetura. Para isso, será utilizado o simulador Simics para modelar estas arquiteturas e o conjunto de benchmarks PARSEC para realizar os testes de desempenho. Ao fim, após avaliar os resultados, pretende-se demonstrar pontos positivos e negativos de cada abordagem, realizando uma comparação entre os modelos estudados. |
publishDate |
2008 |
dc.date.issued.fl_str_mv |
2008 |
dc.date.accessioned.fl_str_mv |
2010-04-13T04:15:12Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/19076 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000679860 |
url |
http://hdl.handle.net/10183/19076 |
identifier_str_mv |
000679860 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Repositório Institucional da UFRGS |
collection |
Repositório Institucional da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/19076/2/000679860.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/19076/1/000679860.pdf http://www.lume.ufrgs.br/bitstream/10183/19076/3/000679860.pdf.jpg |
bitstream.checksum.fl_str_mv |
9980ea5dd62267b7815add8d1080ea58 ecb62d223b6da80f77108d26690054e0 ed58f49b9b8ba4af8a37d0e262de6a1e |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
|
_version_ |
1815447036630138880 |