Modelling the design methodology for the risco microprocessor

Detalhes bibliográficos
Autor(a) principal: Wagner, Flavio Rech
Data de Publicação: 1992
Tipo de documento: Relatório
Idioma: eng
Título da fonte: Repositório Institucional da UFRGS
Texto Completo: http://hdl.handle.net/10183/126671
Resumo: Este relatório apresenta a modelagem da metodologia empregada no projeto do layout físico do bloco operacional do circuito integrado microprocessador RISCO, em desenvolvimento na UFRGS. O modelo usa conceitos de gerência de metodologias de projeto suportados pelo ambiente de projeto STAR. O processo de projeto é organizado como uma hierarquia de metodologias, em função das alternativas de projeto e da arquitetura dos módulos componentes do microprocessador. Cada metodologia especializa uma estrutura básica (um modelo conceitual), que organiza as várias representações criadas para os objetos de projeto ao longo do processo de projeto. O modelo também especifica todas as tarefas de projeto, através de uma abordagem dirigida por condições que relaciona tarefas e qualidades dos dados de projeto.
id UFRGS-2_a89c8bea5374a043d76bceabef4dce49
oai_identifier_str oai:www.lume.ufrgs.br:10183/126671
network_acronym_str UFRGS-2
network_name_str Repositório Institucional da UFRGS
repository_id_str
spelling Wagner, Flavio Rech2015-09-14T15:58:29Z1992http://hdl.handle.net/10183/126671000059415Este relatório apresenta a modelagem da metodologia empregada no projeto do layout físico do bloco operacional do circuito integrado microprocessador RISCO, em desenvolvimento na UFRGS. O modelo usa conceitos de gerência de metodologias de projeto suportados pelo ambiente de projeto STAR. O processo de projeto é organizado como uma hierarquia de metodologias, em função das alternativas de projeto e da arquitetura dos módulos componentes do microprocessador. Cada metodologia especializa uma estrutura básica (um modelo conceitual), que organiza as várias representações criadas para os objetos de projeto ao longo do processo de projeto. O modelo também especifica todas as tarefas de projeto, através de uma abordagem dirigida por condições que relaciona tarefas e qualidades dos dados de projeto.This report presents the modelling of the methodology employed in designing the physical layout of the operational block of the RISCO microprocessor IC, under development at the UFRGS. The model uses the concepts of design methodology management supported by the STAR design framework. The design process in organized as an hierarchy of methodologies, according to the design alternatives and the architecture of the microprocessor component modules. Each methodology specializes a basic structure (a conceptual model), which organizes the various representations created for the design objects during the design process. The model also specifies all design tasks, in a condition-driven approach which relates tasks and design data qualities.application/pdfengCPGCC da UFRGSMicroeletrônicaCad : MicroeletronicaGerencia : Metodologia : ProjetoAmbiente : ProjetoVLSI design automationDesign methodology managementDesign frameworksModelling the design methodology for the risco microprocessorinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/reportinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT000059415.pdf.txt000059415.pdf.txtExtracted Texttext/plain105942http://www.lume.ufrgs.br/bitstream/10183/126671/2/000059415.pdf.txtf03d40d0acef1052e2511fd65041cffcMD52ORIGINAL000059415.pdf000059415.pdfTexto completoapplication/pdf2283874http://www.lume.ufrgs.br/bitstream/10183/126671/1/000059415.pdf8f1c0bc10a01a7b459cd716a62ef2112MD51THUMBNAIL000059415.pdf.jpg000059415.pdf.jpgGenerated Thumbnailimage/jpeg1304http://www.lume.ufrgs.br/bitstream/10183/126671/3/000059415.pdf.jpg8931d9394407c752f9375161b119ba14MD5310183/1266712018-10-23 09:04:09.036oai:www.lume.ufrgs.br:10183/126671Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2018-10-23T12:04:09Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Modelling the design methodology for the risco microprocessor
title Modelling the design methodology for the risco microprocessor
spellingShingle Modelling the design methodology for the risco microprocessor
Wagner, Flavio Rech
Microeletrônica
Cad : Microeletronica
Gerencia : Metodologia : Projeto
Ambiente : Projeto
VLSI design automation
Design methodology management
Design frameworks
title_short Modelling the design methodology for the risco microprocessor
title_full Modelling the design methodology for the risco microprocessor
title_fullStr Modelling the design methodology for the risco microprocessor
title_full_unstemmed Modelling the design methodology for the risco microprocessor
title_sort Modelling the design methodology for the risco microprocessor
author Wagner, Flavio Rech
author_facet Wagner, Flavio Rech
author_role author
dc.contributor.author.fl_str_mv Wagner, Flavio Rech
dc.subject.por.fl_str_mv Microeletrônica
Cad : Microeletronica
Gerencia : Metodologia : Projeto
Ambiente : Projeto
topic Microeletrônica
Cad : Microeletronica
Gerencia : Metodologia : Projeto
Ambiente : Projeto
VLSI design automation
Design methodology management
Design frameworks
dc.subject.eng.fl_str_mv VLSI design automation
Design methodology management
Design frameworks
description Este relatório apresenta a modelagem da metodologia empregada no projeto do layout físico do bloco operacional do circuito integrado microprocessador RISCO, em desenvolvimento na UFRGS. O modelo usa conceitos de gerência de metodologias de projeto suportados pelo ambiente de projeto STAR. O processo de projeto é organizado como uma hierarquia de metodologias, em função das alternativas de projeto e da arquitetura dos módulos componentes do microprocessador. Cada metodologia especializa uma estrutura básica (um modelo conceitual), que organiza as várias representações criadas para os objetos de projeto ao longo do processo de projeto. O modelo também especifica todas as tarefas de projeto, através de uma abordagem dirigida por condições que relaciona tarefas e qualidades dos dados de projeto.
publishDate 1992
dc.date.issued.fl_str_mv 1992
dc.date.accessioned.fl_str_mv 2015-09-14T15:58:29Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/report
format report
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/126671
dc.identifier.nrb.pt_BR.fl_str_mv 000059415
url http://hdl.handle.net/10183/126671
identifier_str_mv 000059415
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv CPGCC da UFRGS
publisher.none.fl_str_mv CPGCC da UFRGS
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Repositório Institucional da UFRGS
collection Repositório Institucional da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/126671/2/000059415.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/126671/1/000059415.pdf
http://www.lume.ufrgs.br/bitstream/10183/126671/3/000059415.pdf.jpg
bitstream.checksum.fl_str_mv f03d40d0acef1052e2511fd65041cffc
8f1c0bc10a01a7b459cd716a62ef2112
8931d9394407c752f9375161b119ba14
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv
_version_ 1815447152348889088

Registros relacionados