Análise de projeto de circuitos amplificadores sensores de realimentação positiva em memórias SRAM

• Autor(a) principal: Vianna, Felipe Renz Barreto
• Data de Publicação: 2022
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: por
• Título da fonte: Repositório Institucional da UFRGS
• Texto Completo: http://hdl.handle.net/10183/255813
• topic: Memória (Informática); Circuitos; CMOS; SRAM; VLSA; FSPA-VLSA; Memory; Sense Amplifier; IC Design

Em sistemas embarcados modernos, a memória volátil SRAM é utilizada como cache para assegurar a alta velocidade de processamento de instruções e dados, ocupando parte significativa do tamanho dos circuitos integrados. O projeto de caches de maior velocidade e armazenamento permanece sendo essencial para processadores de alta performance. No contexto de aumento contínuo de densidade de células da memória conforme o avanço da tecnologia CMOS, os circuitos amplificadores sensores (SA) são utilizados para reduzir sua latência e o consumo de energia, sendo componentes periféricos essenciais em SRAM. Durante acesso de leitura da memória, encarregam-se de detectar pequenos sinais diferenciais de tensão ou corrente elétrica produzidos pelas células de bit e amplificá-los, visando a rápida e eficiente transmissão dos dados digitais armazenados. Dessa forma, o tempo de acesso e consumo de energia da memória são principalmente determinados pelo circuito amplificador sensor. Devido a importância dessa classe de circuitos, estuda-se seu funcionamento e variações usuais empregadas em SRAM, sendo os amplificadores sensores diferenciais de realimentação positiva (LSA) os modelos mais utilizados em função de baixo consumo, alta velocidade e elevada taxa de rejeição de modo comum (CMRR). De modo a observar os principais compromissos de projeto entre desempenho, consumo, área e tolerância a falhas, é feita análise de projeto de amplificador sensor denominado FSPA-VLSA a partir de metodologia heurística de projeto em etapas. Utilizando-se apenas ferramentas gratuitas de código aberto, como o Google/SkyWater PDK de tecnologia CMOS 130 nm (SKY130) e simulador elétrico ngspice 35, em objetivo de otimização simultânea de desempenho, consumo e área do circuito, executa-se o projeto a nível de transistores a partir do dimensionamento de seus dispositivos internos. Determina-se estatisticamente com base em simulações Monte Carlo os critérios codependentes de tensão de desvio de entrada, sensibilidade e rendimento. Em qualificação da abordagem adotada e validação do projeto final, é feita avaliação comparativa baseada em método de soma ponderada da análise de decisão multicritérios (MCDA). Do circuito projetado, atinge-se equilíbrio satisfatório de desempenho, consumo e área, com pontuações de critérios 0,93, 0,94 e 0,95, respectivamente, e pontuação final de 0,94 para pesos iguais, com sensibilidade determinada em 70 mV para se atingir o alvo de rendimento de 99,8%.