Automatic generation of register side effect test in embedded software.

Detalhes bibliográficos
Autor(a) principal: Kalsing, Arthur
Data de Publicação: 2014
Tipo de documento: Trabalho de conclusão de curso
Idioma: eng
Título da fonte: Repositório Institucional da UFRGS
Texto Completo: http://hdl.handle.net/10183/101897
Resumo: As técnicas e processos de concepção de Systems-on-Chip (SoC) es-tão em constante evolução, não apenas devido a rápida evolução deste ramo da indústria (como previsto pela lei de Moore) mas principalmente devido a alta complexidade que esta tarefa vem adquirindo. Equipes espe-cializadas em P&D trabalham nas empresas de semicondutores pesquisan-do novas metodologias e tecnologias para alcançar vantagem comercial. Este trabalho de graduação, desenvolvido dentro do Grupo de Pla-taformas e Sistemas da STMicroelectronics, visa o melhoramento de um dos processos de validação de design da companhia, mais especificamente o teste do banco de registradores em nível transacional. Precisamente, es-te projeto objetiva o aprimoramento de uma ferramenta de teste que auxi-lia o usuário na criação de uma rotina de testes completa para bancos de registradores, incluindo testes para registradores com comportamentos específicos, automaticamente gerando o código embarcado para ser exe-cutado na plataforma. Através deste trabalho será apresentado todo o desenvolvimento do projeto, desde a análise da metodologia existente na companhia até os testes em plataformas industriais utilizando software gerado pela ferra-menta aprimorada.
id UFRGS-2_c19945d81aa52257de6a2c3d968b6d85
oai_identifier_str oai:www.lume.ufrgs.br:10183/101897
network_acronym_str UFRGS-2
network_name_str Repositório Institucional da UFRGS
repository_id_str
spelling Kalsing, ArthurRibas, Renato PerezBernard, Laurent2014-08-26T09:26:47Z2014http://hdl.handle.net/10183/101897000931902As técnicas e processos de concepção de Systems-on-Chip (SoC) es-tão em constante evolução, não apenas devido a rápida evolução deste ramo da indústria (como previsto pela lei de Moore) mas principalmente devido a alta complexidade que esta tarefa vem adquirindo. Equipes espe-cializadas em P&D trabalham nas empresas de semicondutores pesquisan-do novas metodologias e tecnologias para alcançar vantagem comercial. Este trabalho de graduação, desenvolvido dentro do Grupo de Pla-taformas e Sistemas da STMicroelectronics, visa o melhoramento de um dos processos de validação de design da companhia, mais especificamente o teste do banco de registradores em nível transacional. Precisamente, es-te projeto objetiva o aprimoramento de uma ferramenta de teste que auxi-lia o usuário na criação de uma rotina de testes completa para bancos de registradores, incluindo testes para registradores com comportamentos específicos, automaticamente gerando o código embarcado para ser exe-cutado na plataforma. Através deste trabalho será apresentado todo o desenvolvimento do projeto, desde a análise da metodologia existente na companhia até os testes em plataformas industriais utilizando software gerado pela ferra-menta aprimorada.The techniques and procedures for System-on-Chips (SoC) design are constantly being improved, not only because of the fast evolution of this area (as predicted by Moore’s Law) but mainly due to the high com-plexity that such task acquires. Specialized R&D teams in semiconductors companies work in the improvement of this process, researching better methodologies and technologies in order to gain market advantage. This graduation project, developed within System Platforms Group (SPG) at STMicroelectronics, aims at improving one of the steps of the company’s tests flow, more specifically the register bank test in transac-tional level of semiconductor’s conception. Precisely, this project aims at improving a tool which will help the user to set up a complete register bank test, including test for special register behaviors, automatically generating the embedded code to be executed. Through this text is presented the work performed over the project step-by-step, from the analysis of the existent methodology to the tests in real industry IPs using the improved process.application/pdfengMicroeletrônicaSoftware embarcadoTransactional level modelingTLM validationIP-XACTRegister bank testSide-effectsSystem on chip designEmbedded softwareAutomatic generation of register side effect test in embedded software.info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2014Engenharia de Computaçãograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000931902.pdf000931902.pdfTexto completo (inglês)application/pdf976742http://www.lume.ufrgs.br/bitstream/10183/101897/1/000931902.pdfa53d4b5e7ef3182562f860040170a255MD51TEXT000931902.pdf.txt000931902.pdf.txtExtracted Texttext/plain78238http://www.lume.ufrgs.br/bitstream/10183/101897/2/000931902.pdf.txt2418a72e8760bc8e874b5096873e1b98MD52THUMBNAIL000931902.pdf.jpg000931902.pdf.jpgGenerated Thumbnailimage/jpeg1225http://www.lume.ufrgs.br/bitstream/10183/101897/3/000931902.pdf.jpg282bc5f621a85141d78fa5c94952acd6MD5310183/1018972021-05-07 04:59:37.0216oai:www.lume.ufrgs.br:10183/101897Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2021-05-07T07:59:37Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Automatic generation of register side effect test in embedded software.
title Automatic generation of register side effect test in embedded software.
spellingShingle Automatic generation of register side effect test in embedded software.
Kalsing, Arthur
Microeletrônica
Software embarcado
Transactional level modeling
TLM validation
IP-XACT
Register bank test
Side-effects
System on chip design
Embedded software
title_short Automatic generation of register side effect test in embedded software.
title_full Automatic generation of register side effect test in embedded software.
title_fullStr Automatic generation of register side effect test in embedded software.
title_full_unstemmed Automatic generation of register side effect test in embedded software.
title_sort Automatic generation of register side effect test in embedded software.
author Kalsing, Arthur
author_facet Kalsing, Arthur
author_role author
dc.contributor.author.fl_str_mv Kalsing, Arthur
dc.contributor.advisor1.fl_str_mv Ribas, Renato Perez
dc.contributor.advisor-co1.fl_str_mv Bernard, Laurent
contributor_str_mv Ribas, Renato Perez
Bernard, Laurent
dc.subject.por.fl_str_mv Microeletrônica
Software embarcado
topic Microeletrônica
Software embarcado
Transactional level modeling
TLM validation
IP-XACT
Register bank test
Side-effects
System on chip design
Embedded software
dc.subject.eng.fl_str_mv Transactional level modeling
TLM validation
IP-XACT
Register bank test
Side-effects
System on chip design
Embedded software
description As técnicas e processos de concepção de Systems-on-Chip (SoC) es-tão em constante evolução, não apenas devido a rápida evolução deste ramo da indústria (como previsto pela lei de Moore) mas principalmente devido a alta complexidade que esta tarefa vem adquirindo. Equipes espe-cializadas em P&D trabalham nas empresas de semicondutores pesquisan-do novas metodologias e tecnologias para alcançar vantagem comercial. Este trabalho de graduação, desenvolvido dentro do Grupo de Pla-taformas e Sistemas da STMicroelectronics, visa o melhoramento de um dos processos de validação de design da companhia, mais especificamente o teste do banco de registradores em nível transacional. Precisamente, es-te projeto objetiva o aprimoramento de uma ferramenta de teste que auxi-lia o usuário na criação de uma rotina de testes completa para bancos de registradores, incluindo testes para registradores com comportamentos específicos, automaticamente gerando o código embarcado para ser exe-cutado na plataforma. Através deste trabalho será apresentado todo o desenvolvimento do projeto, desde a análise da metodologia existente na companhia até os testes em plataformas industriais utilizando software gerado pela ferra-menta aprimorada.
publishDate 2014
dc.date.accessioned.fl_str_mv 2014-08-26T09:26:47Z
dc.date.issued.fl_str_mv 2014
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/101897
dc.identifier.nrb.pt_BR.fl_str_mv 000931902
url http://hdl.handle.net/10183/101897
identifier_str_mv 000931902
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Repositório Institucional da UFRGS
collection Repositório Institucional da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/101897/1/000931902.pdf
http://www.lume.ufrgs.br/bitstream/10183/101897/2/000931902.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/101897/3/000931902.pdf.jpg
bitstream.checksum.fl_str_mv a53d4b5e7ef3182562f860040170a255
2418a72e8760bc8e874b5096873e1b98
282bc5f621a85141d78fa5c94952acd6
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv
_version_ 1801224469984837632

Registros relacionados