Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons
Autor(a) principal: | |
---|---|
Data de Publicação: | 2015 |
Tipo de documento: | Tese |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRN |
Texto Completo: | https://repositorio.ufrn.br/jspui/handle/123456789/21138 |
Resumo: | As Redes Neurais Artificiais (RNAs), que constituem uma das ramificações da Inteligência Artificial (IA), estão sendo empregadas como solução para vários problemas complexos, existentes nas mais diversas áreas. Para a solução destes problemas torna-se indispensável que sua implementação seja feita em hardware. Em meio as estratégias a serem adotadas e satisfeitas durante a fase de projeto e implementação das RNAs em hardware, as conexões entre os neurônios são as que necessitam de maior atenção. Recentemente, encontram-se RNAs implementadas tanto em circuitos integrados de aplicação específica (Application Specific Integrated Circuits - ASIC) quanto em circuitos integrados, configurados pelo usuário, a exemplo dos Field Programmable Gate Array (FPGAs), que possuem a capacidade de serem reconfigurados parcialmente, em tempo de execução, formando, portanto, um Sistema Parcialmente Reconfigurável (SPR), cujo emprego proporciona diversas vantagens, tais como: flexibilidade na implementação e redução de custos. Tem-se observado um aumento considerado no uso destes dispositivos para a implementação de RNAs. Diante do exposto, propõe-se a implementação de uma matriz de neurônios dinamicamente reconfigurável no FPGA Virtex 6 da Xilinx, descrita em linguagem de hardware e que possa absorver projetos baseados em plataforma de sistemas embarcados, dedicados ao controle distribuído de equipamentos normalmente utilizados na indústria. Propõe-se ainda, que a configuração das topologias das RNAs que possam vir a ser formadas, seja realizada via software. |
id |
UFRN_15ea3ea72088766c498444641abfbdaf |
---|---|
oai_identifier_str |
oai:https://repositorio.ufrn.br:123456789/21138 |
network_acronym_str |
UFRN |
network_name_str |
Repositório Institucional da UFRN |
repository_id_str |
|
spelling |
Silva, Carlos Alberto de Albuquerquehttp://lattes.cnpq.br/7963808444142138http://lattes.cnpq.br/1987295209521433Barbalho, David Simonettihttp://lattes.cnpq.br/7208859488227503Melo, Jorge Dantas dehttp://lattes.cnpq.br/7325007451912598Oliveira, José Alberto Nicolau dehttp://lattes.cnpq.br/2871134011057075Lopes, Danniel Cavalcantehttp://lattes.cnpq.br/5342832426660173Ramos, Karla Darlene Nepomucenohttp://lattes.cnpq.br/2751239628595747Dória Neto, Adrião Duarte2016-08-10T23:15:49Z2016-08-10T23:15:49Z2015-09-04SILVA, Carlos Alberto de Albuquerque. Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons. 2015. 90f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2015.https://repositorio.ufrn.br/jspui/handle/123456789/21138As Redes Neurais Artificiais (RNAs), que constituem uma das ramificações da Inteligência Artificial (IA), estão sendo empregadas como solução para vários problemas complexos, existentes nas mais diversas áreas. Para a solução destes problemas torna-se indispensável que sua implementação seja feita em hardware. Em meio as estratégias a serem adotadas e satisfeitas durante a fase de projeto e implementação das RNAs em hardware, as conexões entre os neurônios são as que necessitam de maior atenção. Recentemente, encontram-se RNAs implementadas tanto em circuitos integrados de aplicação específica (Application Specific Integrated Circuits - ASIC) quanto em circuitos integrados, configurados pelo usuário, a exemplo dos Field Programmable Gate Array (FPGAs), que possuem a capacidade de serem reconfigurados parcialmente, em tempo de execução, formando, portanto, um Sistema Parcialmente Reconfigurável (SPR), cujo emprego proporciona diversas vantagens, tais como: flexibilidade na implementação e redução de custos. Tem-se observado um aumento considerado no uso destes dispositivos para a implementação de RNAs. Diante do exposto, propõe-se a implementação de uma matriz de neurônios dinamicamente reconfigurável no FPGA Virtex 6 da Xilinx, descrita em linguagem de hardware e que possa absorver projetos baseados em plataforma de sistemas embarcados, dedicados ao controle distribuído de equipamentos normalmente utilizados na indústria. Propõe-se ainda, que a configuração das topologias das RNAs que possam vir a ser formadas, seja realizada via software.The Artificial Neural Networks (ANN), which is one of the branches of Artificial Intelligence (AI), are being employed as a solution to many complex problems existing in several areas. To solve these problems, it is essential that its implementation is done in hardware. Among the strategies to be adopted and met during the design phase and implementation of RNAs in hardware, connections between neurons are the ones that need more attention. Recently, are RNAs implemented both in application specific integrated circuits's (Application Specific Integrated Circuits - ASIC) and in integrated circuits configured by the user, like the Field Programmable Gate Array (FPGA), which have the ability to be partially rewritten, at runtime, forming thus a system Partially Reconfigurable (SPR), the use of which provides several advantages, such as flexibility in implementation and cost reduction. It has been noted a considerable increase in the use of FPGAs for implementing ANNs. Given the above, it is proposed to implement an array of reconfigurable neurons for topologies Description of artificial neural network multilayer perceptrons (MLPs) in FPGA, in order to encourage feedback and reuse of neural processors (perceptrons) used in the same area of the circuit. It is further proposed, a communication network capable of performing the reuse of artificial neurons. The architecture of the proposed system will configure various topologies MLPs networks through partial reconfiguration of the FPGA. To allow this flexibility RNAs settings, a set of digital components (datapath), and a controller were developed to execute instructions that define each topology for MLP neural network.Agência Nacional do Petróleo - ANPporUniversidade Federal do Rio Grande do NortePROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃOUFRNBrasilCNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃORedes neurais artificiaisMLPFPGASistemas parcialmente reconfiguráveisImplementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptronsinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRNORIGINALCarlosAlbertoDeAlbuquerqueSilva_TESE.pdfCarlosAlbertoDeAlbuquerqueSilva_TESE.pdfapplication/pdf3441972https://repositorio.ufrn.br/bitstream/123456789/21138/1/CarlosAlbertoDeAlbuquerqueSilva_TESE.pdf6849f97e60f4be16a1de60d1bd559018MD51TEXTCarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.txtCarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.txtExtracted texttext/plain147396https://repositorio.ufrn.br/bitstream/123456789/21138/6/CarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.txtad5b8d43d8b21589fd29dcd84f58a19cMD56THUMBNAILCarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.jpgCarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.jpgIM Thumbnailimage/jpeg3170https://repositorio.ufrn.br/bitstream/123456789/21138/7/CarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.jpg798f61125e98cf687304b820740d65d6MD57123456789/211382017-11-03 15:37:56.818oai:https://repositorio.ufrn.br:123456789/21138Repositório de PublicaçõesPUBhttp://repositorio.ufrn.br/oai/opendoar:2017-11-03T18:37:56Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false |
dc.title.pt_BR.fl_str_mv |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons |
title |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons |
spellingShingle |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons Silva, Carlos Alberto de Albuquerque CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO Redes neurais artificiais MLP FPGA Sistemas parcialmente reconfiguráveis |
title_short |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons |
title_full |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons |
title_fullStr |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons |
title_full_unstemmed |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons |
title_sort |
Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons |
author |
Silva, Carlos Alberto de Albuquerque |
author_facet |
Silva, Carlos Alberto de Albuquerque |
author_role |
author |
dc.contributor.authorID.pt_BR.fl_str_mv |
|
dc.contributor.authorLattes.none.fl_str_mv |
http://lattes.cnpq.br/7963808444142138 |
dc.contributor.advisorID.pt_BR.fl_str_mv |
|
dc.contributor.advisorLattes.none.fl_str_mv |
http://lattes.cnpq.br/1987295209521433 |
dc.contributor.referees1.none.fl_str_mv |
Barbalho, David Simonetti |
dc.contributor.referees1ID.pt_BR.fl_str_mv |
|
dc.contributor.referees1Lattes.none.fl_str_mv |
http://lattes.cnpq.br/7208859488227503 |
dc.contributor.referees2.none.fl_str_mv |
Melo, Jorge Dantas de |
dc.contributor.referees2ID.pt_BR.fl_str_mv |
|
dc.contributor.referees2Lattes.none.fl_str_mv |
http://lattes.cnpq.br/7325007451912598 |
dc.contributor.referees3.none.fl_str_mv |
Oliveira, José Alberto Nicolau de |
dc.contributor.referees3ID.pt_BR.fl_str_mv |
|
dc.contributor.referees3Lattes.none.fl_str_mv |
http://lattes.cnpq.br/2871134011057075 |
dc.contributor.referees4.none.fl_str_mv |
Lopes, Danniel Cavalcante |
dc.contributor.referees4ID.pt_BR.fl_str_mv |
|
dc.contributor.referees4Lattes.none.fl_str_mv |
http://lattes.cnpq.br/5342832426660173 |
dc.contributor.referees5.none.fl_str_mv |
Ramos, Karla Darlene Nepomuceno |
dc.contributor.referees5ID.pt_BR.fl_str_mv |
|
dc.contributor.referees5Lattes.none.fl_str_mv |
http://lattes.cnpq.br/2751239628595747 |
dc.contributor.author.fl_str_mv |
Silva, Carlos Alberto de Albuquerque |
dc.contributor.advisor1.fl_str_mv |
Dória Neto, Adrião Duarte |
contributor_str_mv |
Dória Neto, Adrião Duarte |
dc.subject.cnpq.fl_str_mv |
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO |
topic |
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO Redes neurais artificiais MLP FPGA Sistemas parcialmente reconfiguráveis |
dc.subject.por.fl_str_mv |
Redes neurais artificiais MLP FPGA Sistemas parcialmente reconfiguráveis |
description |
As Redes Neurais Artificiais (RNAs), que constituem uma das ramificações da Inteligência Artificial (IA), estão sendo empregadas como solução para vários problemas complexos, existentes nas mais diversas áreas. Para a solução destes problemas torna-se indispensável que sua implementação seja feita em hardware. Em meio as estratégias a serem adotadas e satisfeitas durante a fase de projeto e implementação das RNAs em hardware, as conexões entre os neurônios são as que necessitam de maior atenção. Recentemente, encontram-se RNAs implementadas tanto em circuitos integrados de aplicação específica (Application Specific Integrated Circuits - ASIC) quanto em circuitos integrados, configurados pelo usuário, a exemplo dos Field Programmable Gate Array (FPGAs), que possuem a capacidade de serem reconfigurados parcialmente, em tempo de execução, formando, portanto, um Sistema Parcialmente Reconfigurável (SPR), cujo emprego proporciona diversas vantagens, tais como: flexibilidade na implementação e redução de custos. Tem-se observado um aumento considerado no uso destes dispositivos para a implementação de RNAs. Diante do exposto, propõe-se a implementação de uma matriz de neurônios dinamicamente reconfigurável no FPGA Virtex 6 da Xilinx, descrita em linguagem de hardware e que possa absorver projetos baseados em plataforma de sistemas embarcados, dedicados ao controle distribuído de equipamentos normalmente utilizados na indústria. Propõe-se ainda, que a configuração das topologias das RNAs que possam vir a ser formadas, seja realizada via software. |
publishDate |
2015 |
dc.date.issued.fl_str_mv |
2015-09-04 |
dc.date.accessioned.fl_str_mv |
2016-08-10T23:15:49Z |
dc.date.available.fl_str_mv |
2016-08-10T23:15:49Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.citation.fl_str_mv |
SILVA, Carlos Alberto de Albuquerque. Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons. 2015. 90f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2015. |
dc.identifier.uri.fl_str_mv |
https://repositorio.ufrn.br/jspui/handle/123456789/21138 |
identifier_str_mv |
SILVA, Carlos Alberto de Albuquerque. Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons. 2015. 90f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2015. |
url |
https://repositorio.ufrn.br/jspui/handle/123456789/21138 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal do Rio Grande do Norte |
dc.publisher.program.fl_str_mv |
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO |
dc.publisher.initials.fl_str_mv |
UFRN |
dc.publisher.country.fl_str_mv |
Brasil |
publisher.none.fl_str_mv |
Universidade Federal do Rio Grande do Norte |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRN instname:Universidade Federal do Rio Grande do Norte (UFRN) instacron:UFRN |
instname_str |
Universidade Federal do Rio Grande do Norte (UFRN) |
instacron_str |
UFRN |
institution |
UFRN |
reponame_str |
Repositório Institucional da UFRN |
collection |
Repositório Institucional da UFRN |
bitstream.url.fl_str_mv |
https://repositorio.ufrn.br/bitstream/123456789/21138/1/CarlosAlbertoDeAlbuquerqueSilva_TESE.pdf https://repositorio.ufrn.br/bitstream/123456789/21138/6/CarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.txt https://repositorio.ufrn.br/bitstream/123456789/21138/7/CarlosAlbertoDeAlbuquerqueSilva_TESE.pdf.jpg |
bitstream.checksum.fl_str_mv |
6849f97e60f4be16a1de60d1bd559018 ad5b8d43d8b21589fd29dcd84f58a19c 798f61125e98cf687304b820740d65d6 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN) |
repository.mail.fl_str_mv |
|
_version_ |
1814832638237605888 |