Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso
Autor(a) principal: | |
---|---|
Data de Publicação: | 2015 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRN |
Texto Completo: | https://repositorio.ufrn.br/jspui/handle/123456789/20011 |
Resumo: | A evolução contínua da tecnologia de circuitos integrados tem permitido integrar milhares de transistores em uma única pastilha de silício. Devido à miniaturização desta tecnologia, a redução do diâmetro do fio e do transistor os tornaram mais frágeis e suscetíveis a quebras, tornando o circuito mais susceptível a falhas permanentes tanto durante o processo de fabricação quanto durante seu tempo de vida útil. As arquiteturas reconfiguráveis de grão grosso, também chamadas de CGRAs (Coarse Grained Reconfigurable Architectures), têm sido utilizadas como uma alternativa às arquiteturas tradicionais para tentar tolerar essas falhas, devido à sua intrínseca redundância de hardware e ao alto desempenho obtido por essas arquiteturas. Essa dissertação propõe um mecanismo de tolerância a falhas numa CGRA com o objetivo de aumentar a tolerância da arquitetura mesmo considerando uma alta taxa de falhas. O mecanismo proposto foi adicionado ao escalonador da CGRA, que consiste no mecanismo responsável pelo mapeamento das instruções na arquitetura. O mapeamento das instruções ocorre em tempo de execução, traduzindo o código binário sem a necessidade de recompilação. Além disso, para permitir a aceleração da aplicação, o mapeamento é realizado através de um algoritmo guloso que faz uso do modulo scheduling, que consiste em uma técnica em software pipeline para aceleração de laços. Os resultados obtidos a partir de simulações de injeção de falhas e de execução do escalonador demonstram que, mesmo com o mecanismo de tolerância a falhas proposto, o tempo de mapeamento das instruções se mantém na ordem de microssegundos. Esse resultado permite que o mapeamento das instruções continue sendo realizado em tempo de execução. Além disso, também foi realizado um estudo de taxa de mapeamento do escalonador. Os resultados demonstram que, mesmo com taxas acima de 50% de falhas em unidades funcionas e componentes de interconexão, o escalonador conseguiu mapear instruções na arquitetura em parte das aplicações testadas. |
id |
UFRN_55e7f476a527f696f72c049619706718 |
---|---|
oai_identifier_str |
oai:https://repositorio.ufrn.br:123456789/20011 |
network_acronym_str |
UFRN |
network_name_str |
Repositório Institucional da UFRN |
repository_id_str |
|
spelling |
Santos, Eliselma Vieira doshttp://lattes.cnpq.br/6791251960479482http://lattes.cnpq.br/5777010848661813Carvalho, Bruno Motta dehttp://lattes.cnpq.br/0330924133337698Silva, Ivan Saraivahttp://lattes.cnpq.br/1844463012703650Pereira, Mônica Magalhães2016-03-11T19:37:06Z2016-03-11T19:37:06Z2015-03-16SANTOS, Eliselma Vieira dos. Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso. 2015. 75f. Dissertação (Mestrado em Sistemas e Computação) - Centro de Ciências Exatas e da Terra, Universidade Federal do Rio Grande do Norte, Natal, 2015.https://repositorio.ufrn.br/jspui/handle/123456789/20011A evolução contínua da tecnologia de circuitos integrados tem permitido integrar milhares de transistores em uma única pastilha de silício. Devido à miniaturização desta tecnologia, a redução do diâmetro do fio e do transistor os tornaram mais frágeis e suscetíveis a quebras, tornando o circuito mais susceptível a falhas permanentes tanto durante o processo de fabricação quanto durante seu tempo de vida útil. As arquiteturas reconfiguráveis de grão grosso, também chamadas de CGRAs (Coarse Grained Reconfigurable Architectures), têm sido utilizadas como uma alternativa às arquiteturas tradicionais para tentar tolerar essas falhas, devido à sua intrínseca redundância de hardware e ao alto desempenho obtido por essas arquiteturas. Essa dissertação propõe um mecanismo de tolerância a falhas numa CGRA com o objetivo de aumentar a tolerância da arquitetura mesmo considerando uma alta taxa de falhas. O mecanismo proposto foi adicionado ao escalonador da CGRA, que consiste no mecanismo responsável pelo mapeamento das instruções na arquitetura. O mapeamento das instruções ocorre em tempo de execução, traduzindo o código binário sem a necessidade de recompilação. Além disso, para permitir a aceleração da aplicação, o mapeamento é realizado através de um algoritmo guloso que faz uso do modulo scheduling, que consiste em uma técnica em software pipeline para aceleração de laços. Os resultados obtidos a partir de simulações de injeção de falhas e de execução do escalonador demonstram que, mesmo com o mecanismo de tolerância a falhas proposto, o tempo de mapeamento das instruções se mantém na ordem de microssegundos. Esse resultado permite que o mapeamento das instruções continue sendo realizado em tempo de execução. Além disso, também foi realizado um estudo de taxa de mapeamento do escalonador. Os resultados demonstram que, mesmo com taxas acima de 50% de falhas em unidades funcionas e componentes de interconexão, o escalonador conseguiu mapear instruções na arquitetura em parte das aplicações testadas.The continuous evolution of integrated circuit technology has allowed integrating thousands of transistors on a single chip. This is due to the miniaturization process, which reduces the diameter of wires and transistors. One drawback of this process is that the circuit becomes more fragile and susceptible to break, making the circuit more susceptible to permanent faults during the manufacturing process as well as during their lifetime. Coarse Grained Reconfigurable Architectures (CGRAs) have been used as an alternative to traditional architectures in an attempt to tolerate such faults due to its intrinsic hardware redundancy and high performance. This work proposes a fault tolerance mechanism in a CGRA in order to increase the architecture fault tolerance even considering a high fault rate. The proposed mechanism was added to the scheduler, which is the mechanism responsible for mapping instructions onto the architecture. The instruction mapping occurs at runtime, translating binary code without the need for recompilation. Furthermore, to allow faster implementation, instruction mapping is performed using a greedy module scheduling algorithm, which consists of a software pipeline technique for loop acceleration. The results show that, even with the proposed mechanism, the time for mapping instructions is still in order of microseconds. This result allows that instruction mapping process remains at runtime. In addition, a study was also carried out mapping scheduler rate. The results demonstrate that even at fault rates over 50% in functional units and interconnection components, the scheduler was able to map instructions onto the architecture in most of the tested applications.porUniversidade Federal do Rio Grande do NortePROGRAMA DE PÓS-GRADUAÇÃO EM SISTEMAS E COMPUTAÇÃOUFRNBrasilCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAOArquitetura reconfigurávelArquitetura reconfigurável de grão grossoTolerância a falhasMecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grossoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRNORIGINALEliselmaVieiraDosSantos_DISSERT.pdfEliselmaVieiraDosSantos_DISSERT.pdfapplication/pdf2166825https://repositorio.ufrn.br/bitstream/123456789/20011/1/EliselmaVieiraDosSantos_DISSERT.pdff1b23f1656394267be99c1c773f81c2bMD51TEXTEliselmaVieiraDosSantos_DISSERT.pdf.txtEliselmaVieiraDosSantos_DISSERT.pdf.txtExtracted texttext/plain134114https://repositorio.ufrn.br/bitstream/123456789/20011/6/EliselmaVieiraDosSantos_DISSERT.pdf.txt61401d452db3ffde3a5454ee7ac2be07MD56THUMBNAILEliselmaVieiraDosSantos_DISSERT.pdf.jpgEliselmaVieiraDosSantos_DISSERT.pdf.jpgIM Thumbnailimage/jpeg3966https://repositorio.ufrn.br/bitstream/123456789/20011/7/EliselmaVieiraDosSantos_DISSERT.pdf.jpg36155c10d55055fee021e6cfbd526c84MD57123456789/200112017-11-03 21:10:06.013oai:https://repositorio.ufrn.br:123456789/20011Repositório de PublicaçõesPUBhttp://repositorio.ufrn.br/oai/opendoar:2017-11-04T00:10:06Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false |
dc.title.pt_BR.fl_str_mv |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso |
title |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso |
spellingShingle |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso Santos, Eliselma Vieira dos CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO Arquitetura reconfigurável Arquitetura reconfigurável de grão grosso Tolerância a falhas |
title_short |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso |
title_full |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso |
title_fullStr |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso |
title_full_unstemmed |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso |
title_sort |
Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso |
author |
Santos, Eliselma Vieira dos |
author_facet |
Santos, Eliselma Vieira dos |
author_role |
author |
dc.contributor.authorID.pt_BR.fl_str_mv |
|
dc.contributor.authorLattes.none.fl_str_mv |
http://lattes.cnpq.br/6791251960479482 |
dc.contributor.advisorID.pt_BR.fl_str_mv |
|
dc.contributor.advisorLattes.none.fl_str_mv |
http://lattes.cnpq.br/5777010848661813 |
dc.contributor.referees1.none.fl_str_mv |
Carvalho, Bruno Motta de |
dc.contributor.referees1ID.pt_BR.fl_str_mv |
|
dc.contributor.referees1Lattes.none.fl_str_mv |
http://lattes.cnpq.br/0330924133337698 |
dc.contributor.referees2.none.fl_str_mv |
Silva, Ivan Saraiva |
dc.contributor.referees2ID.pt_BR.fl_str_mv |
|
dc.contributor.referees2Lattes.none.fl_str_mv |
http://lattes.cnpq.br/1844463012703650 |
dc.contributor.author.fl_str_mv |
Santos, Eliselma Vieira dos |
dc.contributor.advisor1.fl_str_mv |
Pereira, Mônica Magalhães |
contributor_str_mv |
Pereira, Mônica Magalhães |
dc.subject.cnpq.fl_str_mv |
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO |
topic |
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO Arquitetura reconfigurável Arquitetura reconfigurável de grão grosso Tolerância a falhas |
dc.subject.por.fl_str_mv |
Arquitetura reconfigurável Arquitetura reconfigurável de grão grosso Tolerância a falhas |
description |
A evolução contínua da tecnologia de circuitos integrados tem permitido integrar milhares de transistores em uma única pastilha de silício. Devido à miniaturização desta tecnologia, a redução do diâmetro do fio e do transistor os tornaram mais frágeis e suscetíveis a quebras, tornando o circuito mais susceptível a falhas permanentes tanto durante o processo de fabricação quanto durante seu tempo de vida útil. As arquiteturas reconfiguráveis de grão grosso, também chamadas de CGRAs (Coarse Grained Reconfigurable Architectures), têm sido utilizadas como uma alternativa às arquiteturas tradicionais para tentar tolerar essas falhas, devido à sua intrínseca redundância de hardware e ao alto desempenho obtido por essas arquiteturas. Essa dissertação propõe um mecanismo de tolerância a falhas numa CGRA com o objetivo de aumentar a tolerância da arquitetura mesmo considerando uma alta taxa de falhas. O mecanismo proposto foi adicionado ao escalonador da CGRA, que consiste no mecanismo responsável pelo mapeamento das instruções na arquitetura. O mapeamento das instruções ocorre em tempo de execução, traduzindo o código binário sem a necessidade de recompilação. Além disso, para permitir a aceleração da aplicação, o mapeamento é realizado através de um algoritmo guloso que faz uso do modulo scheduling, que consiste em uma técnica em software pipeline para aceleração de laços. Os resultados obtidos a partir de simulações de injeção de falhas e de execução do escalonador demonstram que, mesmo com o mecanismo de tolerância a falhas proposto, o tempo de mapeamento das instruções se mantém na ordem de microssegundos. Esse resultado permite que o mapeamento das instruções continue sendo realizado em tempo de execução. Além disso, também foi realizado um estudo de taxa de mapeamento do escalonador. Os resultados demonstram que, mesmo com taxas acima de 50% de falhas em unidades funcionas e componentes de interconexão, o escalonador conseguiu mapear instruções na arquitetura em parte das aplicações testadas. |
publishDate |
2015 |
dc.date.issued.fl_str_mv |
2015-03-16 |
dc.date.accessioned.fl_str_mv |
2016-03-11T19:37:06Z |
dc.date.available.fl_str_mv |
2016-03-11T19:37:06Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.citation.fl_str_mv |
SANTOS, Eliselma Vieira dos. Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso. 2015. 75f. Dissertação (Mestrado em Sistemas e Computação) - Centro de Ciências Exatas e da Terra, Universidade Federal do Rio Grande do Norte, Natal, 2015. |
dc.identifier.uri.fl_str_mv |
https://repositorio.ufrn.br/jspui/handle/123456789/20011 |
identifier_str_mv |
SANTOS, Eliselma Vieira dos. Mecanismo de tolerância a falhas através de escalonamento para uma arquitetura reconfigurável de grão grosso. 2015. 75f. Dissertação (Mestrado em Sistemas e Computação) - Centro de Ciências Exatas e da Terra, Universidade Federal do Rio Grande do Norte, Natal, 2015. |
url |
https://repositorio.ufrn.br/jspui/handle/123456789/20011 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal do Rio Grande do Norte |
dc.publisher.program.fl_str_mv |
PROGRAMA DE PÓS-GRADUAÇÃO EM SISTEMAS E COMPUTAÇÃO |
dc.publisher.initials.fl_str_mv |
UFRN |
dc.publisher.country.fl_str_mv |
Brasil |
publisher.none.fl_str_mv |
Universidade Federal do Rio Grande do Norte |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRN instname:Universidade Federal do Rio Grande do Norte (UFRN) instacron:UFRN |
instname_str |
Universidade Federal do Rio Grande do Norte (UFRN) |
instacron_str |
UFRN |
institution |
UFRN |
reponame_str |
Repositório Institucional da UFRN |
collection |
Repositório Institucional da UFRN |
bitstream.url.fl_str_mv |
https://repositorio.ufrn.br/bitstream/123456789/20011/1/EliselmaVieiraDosSantos_DISSERT.pdf https://repositorio.ufrn.br/bitstream/123456789/20011/6/EliselmaVieiraDosSantos_DISSERT.pdf.txt https://repositorio.ufrn.br/bitstream/123456789/20011/7/EliselmaVieiraDosSantos_DISSERT.pdf.jpg |
bitstream.checksum.fl_str_mv |
f1b23f1656394267be99c1c773f81c2b 61401d452db3ffde3a5454ee7ac2be07 36155c10d55055fee021e6cfbd526c84 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN) |
repository.mail.fl_str_mv |
|
_version_ |
1802117576955789312 |