Generation of application specific fault tolerant irregular NoC topologies using tabu search

• Autor(a) principal: Bezerra, Gustavo Alves
• Data de Publicação: 2019
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: eng
• Título da fonte: Repositório Institucional da UFRN
• Texto Completo: https://repositorio.ufrn.br/handle/123456789/34170
• topic: Redes em chip; Topologias irregulares; Aplicação específica; Tolerância a falhas; Busca tabu; Network on chip; Irregular topologies; Application specific; Fault tolerance; Tabu search

As redes em Chip (NoC) foram propostas para aprimorar o desempenho de computadores. As primeiras topologias sugeridas tendiam a possuir uma estrutura regular, visando flexibilidade – desempenho razoável para diversas aplicações e múltiplos caminhos entre roteadores. Topologias regulares são piores em desempenho se comparadas a topologias geradas para aplicações específicas, normalmente irregulares. Por outro lado, topologias irregulares podem possuir baixa flexibilidade. Na era dos bilhões de transistores, componentes de circuitos são mais suscetíveis a falhas, sejam causadas por radiação,interferência eletromagnética ou efeitos similares. Devido ao custo de produção de tais circuitos, deseja-se aumentar a durabilidade (vida útil), desempenho e flexibilidade dos mesmos. Durabilidade pode ser obtida ao se adicionar tolerância a falhas num circuito.Portanto, ao adicionar-se componentes redundantes numa NoC (roteadores e conexões),é possível que sua durabilidade e flexibilidade (caminhos alternativos) sejam melhoradas,embora o consumo de energia piore. Este trabalho propõe a geração de topologias irregulares utilizando Busca Tabu.Por conseguinte, gerando topologias intermediárias: flexíveis se comparadas com a maioria das NoCs irregulares (possuindo certo grau de tolerância a falhas e caminhos alternativos entre roteadores), porém obtendo alto desempenho para aplicações específicas se comparadas com NoCs regulares.