Hardware strategies applied to the latency reduction on tactile internet

Detalhes bibliográficos
Autor(a) principal: Silva Júnior, José Cláudio Vieira e
Data de Publicação: 2020
Tipo de documento: Tese
Idioma: por
Título da fonte: Repositório Institucional da UFRN
Texto Completo: https://repositorio.ufrn.br/jspui/handle/123456789/30106
Resumo: Este trabalho se propõe a apresentar estratégias de hardware aplicadas a redução de latência na internet tátil. A motivação é estudar os desafios contidos no desenvolvimento do hardware associado aos dispositivos táteis, especialmente questões relacionadas ao limite de latência dos componentes do sistema. Como se sabe, para que um ambiente de internet tátil funcione de forma desejável, é necessário respeitar um limite mínimo de latência associada ao envio e a volta dos dados. Uma vez que algumas aplicações táteis permitem que alguns sentidos humanos possam interagir com as máquinas de forma remota, isso faz com que, quase sempre, o limite mínimo de latência associada ao envio e a volta dos dados fique com um atraso temporal na faixa dos milissegundos. Sendo assim, percebe-se que existe uma demanda por dispositivos táteis com elevado processamento. Diante deste contexto, são apresentadas três propostas de hardware que tem como objetivo principal reduzir a latência total produzida por este tipo de dispositivo. A primeira estratégia proposta para o desenvolvimento do hardware é usar computação reconfigurável (em FPGA) para minimizar o tempo de execução dos algoritmos associados ao dispositivo. A segunda proposta de hardware também faz o uso da computação reconfigurável (em FPGA), no entanto, o hardware é projetado usando outro tipo de representação numérica. Finalmente, a terceira proposta apresenta um modelo de luva tátil implementada usando um tipo de sistema microprocessado. Resultados associados as três propostas são apresentados e mostram a viabilidade das estratégias, apresentando um desempenho superior em relação aos trabalhos apresentados na literatura.
id UFRN_bc813968fa417cd6e595891ababf1809
oai_identifier_str oai:https://repositorio.ufrn.br:123456789/30106
network_acronym_str UFRN
network_name_str Repositório Institucional da UFRN
repository_id_str
spelling Silva Júnior, José Cláudio Vieira eOliveira, Lucas M.Aranibar, Dennis BarriosSilva, Ivanovitch Medeiros Dantas daOliveira, José Alberto Nicolau deFernandes, Marcelo Augusto Costa2020-09-18T17:52:03Z2020-09-18T17:52:03Z2020-02-28SILVA JÚNIOR, José Cláudio Vieira e. Hardware strategies applied to the latency reduction on tactile internet. 2020. 99f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2020.https://repositorio.ufrn.br/jspui/handle/123456789/30106Este trabalho se propõe a apresentar estratégias de hardware aplicadas a redução de latência na internet tátil. A motivação é estudar os desafios contidos no desenvolvimento do hardware associado aos dispositivos táteis, especialmente questões relacionadas ao limite de latência dos componentes do sistema. Como se sabe, para que um ambiente de internet tátil funcione de forma desejável, é necessário respeitar um limite mínimo de latência associada ao envio e a volta dos dados. Uma vez que algumas aplicações táteis permitem que alguns sentidos humanos possam interagir com as máquinas de forma remota, isso faz com que, quase sempre, o limite mínimo de latência associada ao envio e a volta dos dados fique com um atraso temporal na faixa dos milissegundos. Sendo assim, percebe-se que existe uma demanda por dispositivos táteis com elevado processamento. Diante deste contexto, são apresentadas três propostas de hardware que tem como objetivo principal reduzir a latência total produzida por este tipo de dispositivo. A primeira estratégia proposta para o desenvolvimento do hardware é usar computação reconfigurável (em FPGA) para minimizar o tempo de execução dos algoritmos associados ao dispositivo. A segunda proposta de hardware também faz o uso da computação reconfigurável (em FPGA), no entanto, o hardware é projetado usando outro tipo de representação numérica. Finalmente, a terceira proposta apresenta um modelo de luva tátil implementada usando um tipo de sistema microprocessado. Resultados associados as três propostas são apresentados e mostram a viabilidade das estratégias, apresentando um desempenho superior em relação aos trabalhos apresentados na literatura.This work proposes to present hardware strategies applied to reduce latency in the tactile internet. The motivation is to study the challenges contained in the development of the hardware associated with the tactile devices, especially issues related to the round trip latency limit of the system components. As is known, for a tactile internet environment to work desirably, it is necessary to respect a minimum limit of round trip latency. Since some tactile applications allow some human senses to interact with the machines remotely, this means that, almost always, the minimum limit of round trip latency has a time delay in the range of milliseconds. Thus, it is clear that there is a demand for tactile devices that are quite fast. In this context, three hardware proposals are presented that have the main objective to reduce the total latency produced by this type of device. The first strategy proposed for the development of hardware is to use reconfigurable computing (on FPGA) to minimize the execution time of the algorithms associated with the device. The second hardware proposal also makes use of reconfigurable computing (on FPGA). However, the hardware is designed using another type of numerical representation. Finally, the third proposal presents a tactile glove model implemented using a variety of micro processed system. Results associated with the three proposals are presented and show the viability of the strategies, presenting better performance concerning the works that were compared.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPESUniversidade Federal do Rio Grande do NortePROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃOUFRNBrasilInternet tátilRedução de latênciaDispositivo hápticoComputação reconfigurávelFPGAHardware strategies applied to the latency reduction on tactile internetinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRNORIGINALHardwarestrategiesapplied_SilvaJunior_2020.pdfapplication/pdf12407278https://repositorio.ufrn.br/bitstream/123456789/30106/1/Hardwarestrategiesapplied_SilvaJunior_2020.pdff04734abf7326bab4d54ca399097bb8cMD51TEXTHardwarestrategiesapplied_SilvaJunior_2020.pdf.txtHardwarestrategiesapplied_SilvaJunior_2020.pdf.txtExtracted texttext/plain219189https://repositorio.ufrn.br/bitstream/123456789/30106/2/Hardwarestrategiesapplied_SilvaJunior_2020.pdf.txt8de48ce165dbeb19ff42560240238226MD52THUMBNAILHardwarestrategiesapplied_SilvaJunior_2020.pdf.jpgHardwarestrategiesapplied_SilvaJunior_2020.pdf.jpgGenerated Thumbnailimage/jpeg1480https://repositorio.ufrn.br/bitstream/123456789/30106/3/Hardwarestrategiesapplied_SilvaJunior_2020.pdf.jpg65814969c98e90b781ee573eb08a5089MD53123456789/301062020-09-20 04:50:41.012oai:https://repositorio.ufrn.br:123456789/30106Repositório de PublicaçõesPUBhttp://repositorio.ufrn.br/oai/opendoar:2020-09-20T07:50:41Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false
dc.title.pt_BR.fl_str_mv Hardware strategies applied to the latency reduction on tactile internet
title Hardware strategies applied to the latency reduction on tactile internet
spellingShingle Hardware strategies applied to the latency reduction on tactile internet
Silva Júnior, José Cláudio Vieira e
Internet tátil
Redução de latência
Dispositivo háptico
Computação reconfigurável
FPGA
title_short Hardware strategies applied to the latency reduction on tactile internet
title_full Hardware strategies applied to the latency reduction on tactile internet
title_fullStr Hardware strategies applied to the latency reduction on tactile internet
title_full_unstemmed Hardware strategies applied to the latency reduction on tactile internet
title_sort Hardware strategies applied to the latency reduction on tactile internet
author Silva Júnior, José Cláudio Vieira e
author_facet Silva Júnior, José Cláudio Vieira e
author_role author
dc.contributor.authorID.pt_BR.fl_str_mv
dc.contributor.advisorID.pt_BR.fl_str_mv
dc.contributor.referees1.none.fl_str_mv Oliveira, Lucas M.
dc.contributor.referees1ID.pt_BR.fl_str_mv
dc.contributor.referees2.none.fl_str_mv Aranibar, Dennis Barrios
dc.contributor.referees2ID.pt_BR.fl_str_mv
dc.contributor.referees3.none.fl_str_mv Silva, Ivanovitch Medeiros Dantas da
dc.contributor.referees3ID.pt_BR.fl_str_mv
dc.contributor.referees4.none.fl_str_mv Oliveira, José Alberto Nicolau de
dc.contributor.referees4ID.pt_BR.fl_str_mv
dc.contributor.author.fl_str_mv Silva Júnior, José Cláudio Vieira e
dc.contributor.advisor1.fl_str_mv Fernandes, Marcelo Augusto Costa
contributor_str_mv Fernandes, Marcelo Augusto Costa
dc.subject.por.fl_str_mv Internet tátil
Redução de latência
Dispositivo háptico
Computação reconfigurável
FPGA
topic Internet tátil
Redução de latência
Dispositivo háptico
Computação reconfigurável
FPGA
description Este trabalho se propõe a apresentar estratégias de hardware aplicadas a redução de latência na internet tátil. A motivação é estudar os desafios contidos no desenvolvimento do hardware associado aos dispositivos táteis, especialmente questões relacionadas ao limite de latência dos componentes do sistema. Como se sabe, para que um ambiente de internet tátil funcione de forma desejável, é necessário respeitar um limite mínimo de latência associada ao envio e a volta dos dados. Uma vez que algumas aplicações táteis permitem que alguns sentidos humanos possam interagir com as máquinas de forma remota, isso faz com que, quase sempre, o limite mínimo de latência associada ao envio e a volta dos dados fique com um atraso temporal na faixa dos milissegundos. Sendo assim, percebe-se que existe uma demanda por dispositivos táteis com elevado processamento. Diante deste contexto, são apresentadas três propostas de hardware que tem como objetivo principal reduzir a latência total produzida por este tipo de dispositivo. A primeira estratégia proposta para o desenvolvimento do hardware é usar computação reconfigurável (em FPGA) para minimizar o tempo de execução dos algoritmos associados ao dispositivo. A segunda proposta de hardware também faz o uso da computação reconfigurável (em FPGA), no entanto, o hardware é projetado usando outro tipo de representação numérica. Finalmente, a terceira proposta apresenta um modelo de luva tátil implementada usando um tipo de sistema microprocessado. Resultados associados as três propostas são apresentados e mostram a viabilidade das estratégias, apresentando um desempenho superior em relação aos trabalhos apresentados na literatura.
publishDate 2020
dc.date.accessioned.fl_str_mv 2020-09-18T17:52:03Z
dc.date.available.fl_str_mv 2020-09-18T17:52:03Z
dc.date.issued.fl_str_mv 2020-02-28
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv SILVA JÚNIOR, José Cláudio Vieira e. Hardware strategies applied to the latency reduction on tactile internet. 2020. 99f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2020.
dc.identifier.uri.fl_str_mv https://repositorio.ufrn.br/jspui/handle/123456789/30106
identifier_str_mv SILVA JÚNIOR, José Cláudio Vieira e. Hardware strategies applied to the latency reduction on tactile internet. 2020. 99f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2020.
url https://repositorio.ufrn.br/jspui/handle/123456789/30106
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
dc.publisher.program.fl_str_mv PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
dc.publisher.initials.fl_str_mv UFRN
dc.publisher.country.fl_str_mv Brasil
publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRN
instname:Universidade Federal do Rio Grande do Norte (UFRN)
instacron:UFRN
instname_str Universidade Federal do Rio Grande do Norte (UFRN)
instacron_str UFRN
institution UFRN
reponame_str Repositório Institucional da UFRN
collection Repositório Institucional da UFRN
bitstream.url.fl_str_mv https://repositorio.ufrn.br/bitstream/123456789/30106/1/Hardwarestrategiesapplied_SilvaJunior_2020.pdf
https://repositorio.ufrn.br/bitstream/123456789/30106/2/Hardwarestrategiesapplied_SilvaJunior_2020.pdf.txt
https://repositorio.ufrn.br/bitstream/123456789/30106/3/Hardwarestrategiesapplied_SilvaJunior_2020.pdf.jpg
bitstream.checksum.fl_str_mv f04734abf7326bab4d54ca399097bb8c
8de48ce165dbeb19ff42560240238226
65814969c98e90b781ee573eb08a5089
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)
repository.mail.fl_str_mv
_version_ 1802117655033806848