Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação

Detalhes bibliográficos
Autor(a) principal: Szpak, Rodrigo
Data de Publicação: 2021
Tipo de documento: Tese
Idioma: por
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/handle/123456789/230937
Resumo: Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2021.
id UFSC_138ce39acd6c0202cacf3a22d2583ada
oai_identifier_str oai:repositorio.ufsc.br:123456789/230937
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Universidade Federal de Santa CatarinaSzpak, RodrigoQueiroz, Max Hering deCury, José Eduardo Ribeiro2022-02-14T13:29:59Z2022-02-14T13:29:59Z2021374396https://repositorio.ufsc.br/handle/123456789/230937Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2021.Controladores lógicos programáveis (CLPs) são os principais dispositivos utilizados para o controle dos sistemas automatizados na indústria de manufatura. Portanto, a solução de um problema de automação em sistemas de manufatura passa pela obtenção de uma lógica de controle a ser implementada em CLPs. O projeto de uma lógica de controle para sistemas flexíveis com intervenções humanas e requisitos temporais é uma tarefa complexa, que justifica o uso de métodos formais, como a Teoria de Controle Supervisório (TCS) para Sistemas a Eventos Discretos Temporizados (SEDTs). Modelos temporizados permitem resolver problemas mais complexos, porém, ao custo de que os modelos gerados também sejam mais complexos. Esta Tese apresenta um método para modelagem (discretização dos intervalos de tempos contínuos) de sistemas de manufatura com tempos de processamentos incertos e restrições de tempo. Explora, também, a teoria do controle supervisório para sintetizar uma lógica de controle responsivo, que garante segurança e restrições de tempo em sistemas de manufatura, decorrentes da intervenção humana direta e operações variáveis. Apresenta-se, ainda, a abordagem modular para calcular um conjunto de supervisores temporizados que forçam as operações da máquina ou inibem as intervenções humanas, de uma forma não bloqueante e minimamente restritiva. A proposta de uma nova arquitetura para implementação estruturada de supervisores modulares temporizados em CLP, um código compatível com a norma internacional IEC61131-3 e uma análise sobre os problemas relativos à implementação de SEDT em CLP são apresentados. Cabe ressaltar que esses métodos foram aplicados a sistemas de manufatura do mundo real. Analisa-se o impacto da granularidade do período do relógio digital na complexidade dos modelos de síntese, no tamanho do código do CLP e na eficiência do sistema em malha fechada. O método de modelagem de SEDT proposto permitiu a discretização de forma minimante conservadora, dos intervalos de tempos contínuos para sistemas de manufatura com tempos de processamentos incertos. Com a utilização da arquitetura temporizada proposta, a implementação do controle modular local temporizado (CMLT) no Sistema Modular de Produção (MPS) resultou em um código estruturado de fácil interpretação, possibilitando a alteração do código (incluindo ou excluindo supervisores e subsistemas), e a implementação na memória do CLP.Abstract: Programmable Logic Controllers (PLCs) are the main devices used to control automated systems in the manufacturing industry. Therefore, the solution to an automation problem in manufacturing systems involves obtaining a control logic to be implemented in PLCs. The design of a control logic for flexible systems with human interventions and timing requirements is a complex task, which justifies the use of formal methods, such as the Supervisory Control Theory (SCT) for Timed Discrete Event Systems (TDESs). Timed models allow you to solve more complex problems, but at the cost that the generated models are also more complex. This Dissertation presents a method for modeling (continuous time interval discretization) of manufacturing systems with uncertain processing times and time constraints. It also explores the theory of supervisory control to synthesize a responsive control logic, which guarantees safety and time constraints in manufacturing systems, resulting from direct human intervention and variable operations. It also presents a modular approach to calculate a set of timed supervisors that force machine operations or inhibit human interventions, in a non-blocking and minimally restrictive way. The proposal of a new architecture for structured implementation of timed modular supervisors in PLC, a code compatible with the international standard IEC61131-3 and an analysis of the problems related to the implementation of SEDT in PLC are presented. It is noteworthy that these methods have been were applied to real-world manufacturing systems. The impact of digital clock period granularity on the complexity of synthesis models, on the PLC code size and on the efficiency of the closed-loop system, is analyzed. The proposed TDES modeling method allowed the minimally conservative discretization of continuous time intervals for manufacturing systems with uncertain processing times. Using the proposed timed architecture, the implementation of the local modular control timed (LMCT) in the Modular Production System (MPS) resulted in a structured code that is easy to interpret, enabling the code change (including or excluding supervisors and subsystems), and the implementation in memory of the PLC.158 p.| il.porEngenharia de sistemasAutomaçãoSistemas de tempo discretoControle automáticoControladores programáveisControle de processoSistemas de controle supervisórioControle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementaçãoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINALPEAS0397-T.pdfPEAS0397-T.pdfapplication/pdf3855620https://repositorio.ufsc.br/bitstream/123456789/230937/-1/PEAS0397-T.pdf181b0befabc7818002b59b8b379c9870MD5-1123456789/2309372022-02-14 10:30:00.113oai:repositorio.ufsc.br:123456789/230937Repositório de PublicaçõesPUBhttp://150.162.242.35/oai/requestopendoar:23732022-02-14T13:30Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
title Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
spellingShingle Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
Szpak, Rodrigo
Engenharia de sistemas
Automação
Sistemas de tempo discreto
Controle automático
Controladores programáveis
Controle de processo
Sistemas de controle supervisório
title_short Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
title_full Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
title_fullStr Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
title_full_unstemmed Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
title_sort Controle supervisório de sistemas de manufatura sob incertezas de processamento e restrições temporais: modelagem, síntese e implementação
author Szpak, Rodrigo
author_facet Szpak, Rodrigo
author_role author
dc.contributor.none.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Szpak, Rodrigo
dc.contributor.advisor1.fl_str_mv Queiroz, Max Hering de
dc.contributor.advisor-co1.fl_str_mv Cury, José Eduardo Ribeiro
contributor_str_mv Queiroz, Max Hering de
Cury, José Eduardo Ribeiro
dc.subject.classification.none.fl_str_mv Engenharia de sistemas
Automação
Sistemas de tempo discreto
Controle automático
Controladores programáveis
Controle de processo
Sistemas de controle supervisório
topic Engenharia de sistemas
Automação
Sistemas de tempo discreto
Controle automático
Controladores programáveis
Controle de processo
Sistemas de controle supervisório
description Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2021.
publishDate 2021
dc.date.issued.fl_str_mv 2021
dc.date.accessioned.fl_str_mv 2022-02-14T13:29:59Z
dc.date.available.fl_str_mv 2022-02-14T13:29:59Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/handle/123456789/230937
dc.identifier.other.none.fl_str_mv 374396
identifier_str_mv 374396
url https://repositorio.ufsc.br/handle/123456789/230937
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 158 p.| il.
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/230937/-1/PEAS0397-T.pdf
bitstream.checksum.fl_str_mv 181b0befabc7818002b59b8b379c9870
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1766805209031376896

Registros relacionados