Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede

Detalhes bibliográficos
Autor(a) principal: Moraes, Vitor Mateus
Data de Publicação: 2012
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFSC
Texto Completo: http://repositorio.ufsc.br/xmlui/handle/123456789/94028
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2010
id UFSC_30d19e5fbc76319c6e0d1f2d1858fced
oai_identifier_str oai:repositorio.ufsc.br:123456789/94028
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Uma Proposta para síntese de controlador para uma classe de sistemas de controle via redeEngenharia de sistemasControle robustoSistema de controleDissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2010Sistemas controlados através de redes de comunicação podem ter o desempenho prejudicado devido aos atrasos ocorridos durante a troca de informações entre os componentes do sistema de controle. Usualmente, o compartilhamento do meio de transmissão faz com que estes atrasos sejam variantes no tempo, tornando difíceis a análise e o projeto de controladores que garantam a estabilidade e performance desejados ao processo. De forma geral, o estudo deste tipo de sistemas está relacionado a diferentes áreas de conhecimento, abrangendo desde teoria de controle até as teorias de sistemas de tempo-real e redes de comunicação. Neste trabalho, são abordadas questões relacionadas ao controle e à estabilidade do sistema em malha fechada, assumindo como requisitos básicos algumas características desejadas quanto ao comportamento temporal do sistema de controle via rede. Assim, considera-se a utilização de mensagens que contenham informações temporais relacionadas aos eventos do sistema. No estudo apresentado, faz-se uso de uma representação matemática na forma politópica adicionada de uma incerteza limitada por norma e de uma função de Lyapunov dependente de parâmetro para demonstração de uma condição de estabilidade do sistema em malha fechada, robusta em relação aos atrasos induzidos pela rede de comunicação. Baseando-se nesta condição, propõe-se um método para projeto de controladores por realimentação de estados com ganhos variantes. Ambos os casos, condição de estabilidade e metodologia de projeto, são descritos em termos de desigualdades matriciais lineares. Exemplos numéricos e simulações são apresentados demonstrando a eficácia dos métodos propostos.Castelan Neto, Eugenio de BonaMoreno, Ubirajara FrancoUniversidade Federal de Santa CatarinaMoraes, Vitor Mateus2012-10-25T05:42:59Z2012-10-25T05:42:59Z2012-10-25T05:42:59Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisxxiii, 61 p.| il., grafs., tabs.application/pdf279930http://repositorio.ufsc.br/xmlui/handle/123456789/94028porreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccess2016-03-07T18:58:21Zoai:repositorio.ufsc.br:123456789/94028Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestopendoar:23732016-03-07T18:58:21Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
title Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
spellingShingle Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
Moraes, Vitor Mateus
Engenharia de sistemas
Controle robusto
Sistema de controle
title_short Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
title_full Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
title_fullStr Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
title_full_unstemmed Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
title_sort Uma Proposta para síntese de controlador para uma classe de sistemas de controle via rede
author Moraes, Vitor Mateus
author_facet Moraes, Vitor Mateus
author_role author
dc.contributor.none.fl_str_mv Castelan Neto, Eugenio de Bona
Moreno, Ubirajara Franco
Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Moraes, Vitor Mateus
dc.subject.por.fl_str_mv Engenharia de sistemas
Controle robusto
Sistema de controle
topic Engenharia de sistemas
Controle robusto
Sistema de controle
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2010
publishDate 2012
dc.date.none.fl_str_mv 2012-10-25T05:42:59Z
2012-10-25T05:42:59Z
2012-10-25T05:42:59Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv 279930
http://repositorio.ufsc.br/xmlui/handle/123456789/94028
identifier_str_mv 279930
url http://repositorio.ufsc.br/xmlui/handle/123456789/94028
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv xxiii, 61 p.| il., grafs., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1808652221550690304

Registros relacionados