Design and evaluation of a VLIW processor for real-time systems

Detalhes bibliográficos
Autor(a) principal: Starke, Renan Augusto
Data de Publicação: 2016
Tipo de documento: Tese
Idioma: eng
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/xmlui/handle/123456789/168132
Resumo: Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2016.
id UFSC_3ae3f120c116760392d7556b45ba8350
oai_identifier_str oai:repositorio.ufsc.br:123456789/168132
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Design and evaluation of a VLIW processor for real-time systemsEngenharia de sistemasAutomaçãoSistemas de tempo-realTese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2016.Atualmente, aplicações de tempo estão tornando-se cada vez mais complexas e, conforme os requisitos destes sistemas aumentam, maior é a demanda por capacidade de processamento. Contudo, o correto funcionamento destas aplicações não está em função somente da correta resposta lógica, mas também no tempo que ela é produzida. O projeto de processadores de propósito geral gera dificuldades para análises de tempo real devido ao seu comportamento não determinista causado pelo uso de memórias cache, previsores de fluxo dinâmicos, execução especulativa e fora de ordem. Nesta tese, investiga-se uma arquitetura de processador Very-Long Instruction Word (VLIW) especificamente projetada para sistemas de tempo real considerando sua análise do pior tempo de computação (Worst-case Execution Time WCET). Técnicas para obtenção do WCET para máquinas VLIW são consideradas e quantifica-se a importância de técnicas de hardware como previsor de fluxo estático, predicação, bem como velocidade do processador para instruções complexas como acesso a memória e multiplicação. Arquitetura de memória não faz parte do escopo deste trabalho e para tal utilizamos uma estrutura determinista formada por uma memória cache com mapeamento direto para instruções e uma memória de rascunho (scratchpad) para dados. Nós também consideramos a implementação em VHDL do protótipo para inferir suas características temporais mantendo compatibilidade com o conjunto de instruções (ISA) HP VLIW ST231. Em termos de avaliação, foi utilizado um conjunto representativo de código exemplos da Universidade de Mälardalen que é amplamente utilizado em avaliações de sistemas de tempo real.<br>Abstract : Nowadays, many real-time applications are very complex and as the complexity and the requirements of those applications become more demanding, more hardware processing capacity is necessary. The correct functioning of real-time systems depends not only on the logically correct response, but also on the time when it is produced. General purpose processor design fails to deliver analyzability due to their non-deterministic behavior caused by the use of cache memories, dynamic branch prediction, speculative execution and out-of-order pipelines. In this thesis, we design and evaluate the performance of VLIW (Very Long Instruction Word) architectures for real-time systems with an in-order pipeline considering WCET (Worst-case Execution Time) performance. Techniques on obtaining the WCET of VLIW machines are also considered and we make a quantification on how important are hardware techniques such as static branch prediction, predication, pipeline speed of complex operations such as memory access and multiplication for high-performance real-time systems. The memory hierarchy is out of scope of this thesis and we used a classic deterministic structure formed by a direct mapped instruction cache and a data scratchpad memory. A VLIW prototype was implemented in VHDL from scratch considering the HP VLIW ST231 ISA. We also show some compiler insights and we use a representative subset of the Mälardalen s WCET benchmarks for validation and performance quantification. Supporting our objective to investigate and evaluate hardware features which reconcile determinism and performance, we made the following contributions: design space investigation and evaluation regarding VLIW processors, complete WCET analysis for the proposed design, complete VHDL design and timing characterization, detailed branch architecture, low-overhead full-predication system for VLIW processors.Oliveira, Rômulo Silva deUniversidade Federal de Santa CatarinaStarke, Renan Augusto2016-09-20T04:55:57Z2016-09-20T04:55:57Z2016info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesis202 p.| il., grafs., tabs.application/pdf341955https://repositorio.ufsc.br/xmlui/handle/123456789/168132engreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccess2016-09-20T04:55:57Zoai:repositorio.ufsc.br:123456789/168132Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestopendoar:23732016-09-20T04:55:57Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Design and evaluation of a VLIW processor for real-time systems
title Design and evaluation of a VLIW processor for real-time systems
spellingShingle Design and evaluation of a VLIW processor for real-time systems
Starke, Renan Augusto
Engenharia de sistemas
Automação
Sistemas de tempo-real
title_short Design and evaluation of a VLIW processor for real-time systems
title_full Design and evaluation of a VLIW processor for real-time systems
title_fullStr Design and evaluation of a VLIW processor for real-time systems
title_full_unstemmed Design and evaluation of a VLIW processor for real-time systems
title_sort Design and evaluation of a VLIW processor for real-time systems
author Starke, Renan Augusto
author_facet Starke, Renan Augusto
author_role author
dc.contributor.none.fl_str_mv Oliveira, Rômulo Silva de
Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Starke, Renan Augusto
dc.subject.por.fl_str_mv Engenharia de sistemas
Automação
Sistemas de tempo-real
topic Engenharia de sistemas
Automação
Sistemas de tempo-real
description Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2016.
publishDate 2016
dc.date.none.fl_str_mv 2016-09-20T04:55:57Z
2016-09-20T04:55:57Z
2016
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv 341955
https://repositorio.ufsc.br/xmlui/handle/123456789/168132
identifier_str_mv 341955
url https://repositorio.ufsc.br/xmlui/handle/123456789/168132
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 202 p.| il., grafs., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1808652384573849600

Registros relacionados