Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos

Detalhes bibliográficos
Autor(a) principal: Pereira, Rodrigo Vinícius Mendonça
Data de Publicação: 2020
Tipo de documento: Tese
Idioma: por
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/handle/123456789/219196
Resumo: Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2020.
id UFSC_51941e1f722d6ebf07dac7aa0869e2a9
oai_identifier_str oai:repositorio.ufsc.br:123456789/219196
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Universidade Federal de Santa CatarinaPereira, Rodrigo Vinícius MendonçaBezerra, Eduardo AugustoBerejuck, Marcelo Daniel2021-01-14T18:05:28Z2021-01-14T18:05:28Z2020370640https://repositorio.ufsc.br/handle/123456789/219196Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2020.A tecnologia que permite a integração de diversos processadores em um único chip (Multi-processor system-on-chip ? MPSoC) possui um papel central nos sistemas embarcados da atualidade. Para que um sistema baseado em MPSoC seja eficiente é necessário que a execução das aplicações faça uso de estratégias de processamento paralelo. O uso do padrão MPI (acrônimo de Message Passing Interface) para a comunicação de dados em computação paralela consiste em uma alternativa viável para MPSoCs embarcados. Neste contexto, esta Tese explora a modelagem do padrão MPI com vistas à Teoria de Filas, tendo como referência a implementação prévia em hardware de uma infraestrutura MPSoC. Para este propósito, foi desenvolvido uma infraestrutura MPSoC, cuja camada intermediária MPI interconecta uma NoC e processadores do MPSoC. A interface MPI permite o envio de 4kB de dados por mensagem MPI em uma rede Mesh 2x2 e garante a integridade da mensagem por meio de Soma e Verificação dos dados. Foram implementados dois testes clássicos para a verificação da correta integridade da solução: o cálculo do valor p e o problema do Jantar dos Filósofos. Resultados experimentais mostram uma aproximação precisa das respostas apresentadas pelo MPSoC modelado permitindo o planejamento, avaliação e adequado dimensionamento de um projeto MPSoC em hardware. Resultados de simulação de latência e vazão do modelo analítico demonstraram precisão quando comparado com os resultados experimentais da infraestrutura em hardware.Abstract: The technology that allows the integration of several processors on a single chip (Multiprocessor system-on-chip, MPSoC) plays a central role in today?s embedded systems. In order to guarantee an MPSoC based system?s efficiency, it is necessary that the execution of such applications use parallel processing strategies. The use of the MPI standard (acronym for Message Passing Interface) for the communication of data in parallel computing consists in a viable alternative for embedded MPSoCs. This Thesis deals with the MPI standard modelling associated to the Queueing Theory, taking as a reference the previous implementation of a MPSoC infrastructure in hardware. Thus, it was implemented a MPSoC infrastructure whose MPI middleware interconnects a NoC and MPSoC?s processors. The MPI interface allows the system to send 4kB data per MPI message in a Mesh 2x2 network and guarantees the integrity of the message by Data Checksum. Two classical tests were implemented in order tocheckthe correct integrity of the solution: the calculus of p and the The Dining Philosophers? Problem. Experimental results show a quite accurate response by the modelled MPSoC, which allows the planning, evaluation and adequate measuring of a MPSoC project in hardware. Results of latency simulation and flow of the analytical model presented precision when compared to the experimental results of the infrastructure in hardware.89 p.| il.porEngenharia elétricaTeoria das filasSistemas embarcados (Computadores)Sistemas programáveis em chipModelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleosinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINALPEEL1975-T.pdfPEEL1975-T.pdfapplication/pdf6463130https://repositorio.ufsc.br/bitstream/123456789/219196/-1/PEEL1975-T.pdf6691576aadaa9ce5a2e51e1829cdfb8bMD5-1123456789/2191962021-01-14 15:05:28.247oai:repositorio.ufsc.br:123456789/219196Repositório de PublicaçõesPUBhttp://150.162.242.35/oai/requestopendoar:23732021-01-14T18:05:28Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
title Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
spellingShingle Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
Pereira, Rodrigo Vinícius Mendonça
Engenharia elétrica
Teoria das filas
Sistemas embarcados (Computadores)
Sistemas programáveis em chip
title_short Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
title_full Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
title_fullStr Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
title_full_unstemmed Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
title_sort Modelo de simulação por passagem de mensagem para sistemas integrados com múltiplos núcleos
author Pereira, Rodrigo Vinícius Mendonça
author_facet Pereira, Rodrigo Vinícius Mendonça
author_role author
dc.contributor.none.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Pereira, Rodrigo Vinícius Mendonça
dc.contributor.advisor1.fl_str_mv Bezerra, Eduardo Augusto
dc.contributor.advisor-co1.fl_str_mv Berejuck, Marcelo Daniel
contributor_str_mv Bezerra, Eduardo Augusto
Berejuck, Marcelo Daniel
dc.subject.classification.none.fl_str_mv Engenharia elétrica
Teoria das filas
Sistemas embarcados (Computadores)
Sistemas programáveis em chip
topic Engenharia elétrica
Teoria das filas
Sistemas embarcados (Computadores)
Sistemas programáveis em chip
description Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2020.
publishDate 2020
dc.date.issued.fl_str_mv 2020
dc.date.accessioned.fl_str_mv 2021-01-14T18:05:28Z
dc.date.available.fl_str_mv 2021-01-14T18:05:28Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/handle/123456789/219196
dc.identifier.other.none.fl_str_mv 370640
identifier_str_mv 370640
url https://repositorio.ufsc.br/handle/123456789/219196
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 89 p.| il.
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/219196/-1/PEEL1975-T.pdf
bitstream.checksum.fl_str_mv 6691576aadaa9ce5a2e51e1829cdfb8b
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1766804924201435136

Registros relacionados