Projeto em nível RT de IP digital para aplicações JPEG
Autor(a) principal: | |
---|---|
Data de Publicação: | 2009 |
Tipo de documento: | Trabalho de conclusão de curso |
Título da fonte: | Repositório Institucional da UFSC |
Texto Completo: | https://repositorio.ufsc.br/handle/123456789/184061 |
Resumo: | TCC (graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Curso de Ciências da Computação. |
id |
UFSC_ad703c5b1d2a4ec8c967f98113f27958 |
---|---|
oai_identifier_str |
oai:repositorio.ufsc.br:123456789/184061 |
network_acronym_str |
UFSC |
network_name_str |
Repositório Institucional da UFSC |
repository_id_str |
2373 |
spelling |
Freitas, Leandro da SilvaGüntzel, José Luís AlmadaFurtado, Olinto José VarelaSantos, Luiz Cláudio Villar dos2018-02-23T20:17:57Z2018-02-23T20:17:57Z2009860https://repositorio.ufsc.br/handle/123456789/184061TCC (graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Curso de Ciências da Computação.O aumento da complexidade dos sistemas embarcados e a reduc¸ao do ˜ time to market coloca em evidencia a necessidade do surgimento de novos paradigmas de projeto de sistemas ˆ eletronicos. N ˆ ao˜ e adequado, por exemplo, utilizar metodologia de desenvolvimento de sis- ´ temas digitais de aplicac¸ao espec ˜ ´ıfica para desenvolver Systems-on-Chip (SoCs). Os elevados custos de produc¸ao das m ˜ ascaras para circuitos integrados e preparo da produc¸ ´ ao, faz com que ˜ a industria se interesse por abordagens de projeto que conduzam ´ a melhoria de efici ` encia e ˆ reduc¸ao de custo. Uma dessas abordagens ˜ e o projeto baseado em plataforma. ´ O projeto baseado em plataforma consiste, basicamente, na adoc¸ao de uma plataforma- ˜ alvo, ou seja, uma arquitetura de referencia associada ao reuso de componentes pr ˆ e-projetados. ´ Normalmente, tais componentes sao desenvolvidos por terceiros, por isso s ˜ ao conhecidos como ˜ blocos de propriedade intelectual (IP). Essa plataforma pode entao ser adaptada ˜ a aplicac¸ ` ao˜ espec´ıfica atraves da inclus ´ ao ou remoc¸ ˜ ao de IPs. ˜ Este trabalho apresenta o processo de desenvolvimento de um IP que implementa a func¸ao˜ DCT 2-D (Discrete Cosine Transform em duas dimensoes), amplamente utilizada para o pro- ˜ cessamento de sinais e imagens. O fluxo de projeto parte de uma representac¸ao execut ˜ avel do ´ sistema (no estilo TLM) contendo um modelo funcional em alto n´ıvel do IP ate seu prot ´ otipo em ´ FPGA. Este trabalho tambem apresenta o processo de verificac¸ ´ ao funcional utilizado durante o ˜ desenvolvimento, assim como a caracterizac¸ao do IP em termos de desempenho, consumo de ˜ energia e numero de componentes utilizados.DCTJPEGIPRTLVerilog.Projeto em nível RT de IP digital para aplicações JPEGinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINALmonografia_freitas.pdfmonografia_freitas.pdfapplication/pdf1103301https://repositorio.ufsc.br/bitstream/123456789/184061/-1/monografia_freitas.pdf79e04b6b2d9ee035018340cd02aca211MD5-1123456789/1840612018-02-23 17:17:57.183oai:repositorio.ufsc.br:123456789/184061Repositório de PublicaçõesPUBhttp://150.162.242.35/oai/requestopendoar:23732018-02-23T20:17:57Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false |
dc.title.none.fl_str_mv |
Projeto em nível RT de IP digital para aplicações JPEG |
title |
Projeto em nível RT de IP digital para aplicações JPEG |
spellingShingle |
Projeto em nível RT de IP digital para aplicações JPEG Freitas, Leandro da Silva DCT JPEG IP RTL Verilog. |
title_short |
Projeto em nível RT de IP digital para aplicações JPEG |
title_full |
Projeto em nível RT de IP digital para aplicações JPEG |
title_fullStr |
Projeto em nível RT de IP digital para aplicações JPEG |
title_full_unstemmed |
Projeto em nível RT de IP digital para aplicações JPEG |
title_sort |
Projeto em nível RT de IP digital para aplicações JPEG |
author |
Freitas, Leandro da Silva |
author_facet |
Freitas, Leandro da Silva |
author_role |
author |
dc.contributor.other.none.fl_str_mv |
Güntzel, José Luís Almada Furtado, Olinto José Varela |
dc.contributor.author.fl_str_mv |
Freitas, Leandro da Silva |
dc.contributor.advisor1.fl_str_mv |
Santos, Luiz Cláudio Villar dos |
contributor_str_mv |
Santos, Luiz Cláudio Villar dos |
dc.subject.por.fl_str_mv |
DCT JPEG IP RTL Verilog. |
topic |
DCT JPEG IP RTL Verilog. |
description |
TCC (graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Curso de Ciências da Computação. |
publishDate |
2009 |
dc.date.issued.fl_str_mv |
2009 |
dc.date.accessioned.fl_str_mv |
2018-02-23T20:17:57Z |
dc.date.available.fl_str_mv |
2018-02-23T20:17:57Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://repositorio.ufsc.br/handle/123456789/184061 |
dc.identifier.other.none.fl_str_mv |
860 |
identifier_str_mv |
860 |
url |
https://repositorio.ufsc.br/handle/123456789/184061 |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFSC instname:Universidade Federal de Santa Catarina (UFSC) instacron:UFSC |
instname_str |
Universidade Federal de Santa Catarina (UFSC) |
instacron_str |
UFSC |
institution |
UFSC |
reponame_str |
Repositório Institucional da UFSC |
collection |
Repositório Institucional da UFSC |
bitstream.url.fl_str_mv |
https://repositorio.ufsc.br/bitstream/123456789/184061/-1/monografia_freitas.pdf |
bitstream.checksum.fl_str_mv |
79e04b6b2d9ee035018340cd02aca211 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC) |
repository.mail.fl_str_mv |
|
_version_ |
1766805294029996032 |