A framework for predictable hardware/software component reconfiguration

Detalhes bibliográficos
Autor(a) principal: Reis, João Gabriel
Data de Publicação: 2016
Tipo de documento: Dissertação
Idioma: eng
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/xmlui/handle/123456789/173819
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2016.
id UFSC_f94d836fa0bbdc29c189e8e422aaf90c
oai_identifier_str oai:repositorio.ufsc.br:123456789/173819
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling A framework for predictable hardware/software component reconfigurationEngenharia elétricaSistemas embarcados (Computadores)Sistemas de computação adaptativosDissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2016.Abstract : Rigid partitions of components or modules in a hardware/software co-design flow can lead to suboptimal choices in embedded systems with dynamic or unpredictable runtime requirements. Field-Programmable Gate Array (FPGA) reconfiguration can help systems cope with dynamic non-functional requirements such as performance and power, hardware defects due to Negative-Bias Temperature Instability (NBTI) and Process, Voltage and Temperature (PVT) variations, or application requirements unforeseen at design time. This work proposes a framework for reconfigurable components whereby the reconfiguration of a component implementation is performed transparently without user intervention. The reconfiguration process is confined in system?s idle time without interfering with or being interfered by other activities occurring in the system or even peripherals performing I/O. For components with multiple implementations, our approach opportunistically and speculatively monitors system load and performance parameters to check when the reconfiguration can start. The framework differs from previous approaches in its syntax and semantics for reconfigurable components which are preserved across the multiple implementations in different substrates and the reconfiguration process that can be split into multiple steps. To quantify the impact of I/O interference on FPGA reconfiguration, we measured the execution time when loading bitstreams containing hardware components implementations from memory to the FPGA reconfiguration interface with multiple peripherals performing I/O in parallel. Moreover, a Private Automatic Branch Exchange (PABX) case study investigated the deployment of reconfigurable components in a scenario with timing constraints. A reconfiguration policy for the PABX components was proposed to deal with the unpredictable number of calls it receives by using reconfigurable hardware resources without degrading voice quality due to reconfiguration. Furthermore, we explored trade-offs between power consumption, execution time, and accuracy in a set of reconfigurable mathematical components.<br>O particionamento estático de componentes ou módulos ao realizar o co-design hardware/software pode levar a escolhas insatisfatórias em sistemas embarcados com requisitos dinâmicos e imprevisíveis durante tempo de execução. A reconfiguração dinâmica de Field-Programmable Gate Arrays {FPGAs) pode ajudar sistemas a se adaptar em requisitos dinâmicos e não funcionais como desempenho e consumo de energia, defeitos de hardware devido ao fenômeno Negative-Bias Temperature Instability (NBTI) e variações de Processo, Tensão e Temperatura ou ainda requisitos da aplicação que não foram levados em consideração em tempo de projeto. Esse trabalho propõe um framework para componentes reconfiguráveis onde a reconfiguração da implementação de um componente é realizada de maneira transparente e sem a intervenção do usuário. O processo de reconfiguração é confinado no tempo ocioso do sistema sem interferir ou sofrer interferência de outras atividades ou mesmo periféricos realizando operações de entrada/saída. Para componentes com múltiplas implementações, nossa abordagem monitora de maneira especulativa a carga do sistema e contadores de desempenho para escolher o momento em que a reconfiguração deve se iniciar. O framework se difere de trabalhos anteriores devido à sintaxe e semântica para componentes reconfiguráveis que são preservadas nas múltiplas implementações e em diferentes substratos e no processo de reconfiguração que pode ser dividido em diversos passos. Para quantificar o impacto da interferência de entrada/saída na reconfiguração de FPGAs, foi medido o tempo de execução para carregar bitstreams contendo implementações de componentes em hardware da memória para a interface de reconfiguração de FPGA com diversos periféricos realizando operações de entrada/saída em paralelo. Além disso, o estudo de caso de um Private Automatic Branch Exchange (PABX) investigou o uso de componentes reconfiguráveis num cenário com requisitos temporais. Uma política de reconfiguração para os componentes do (PABX) foi proposta para lidar o número imprevisível de chamadas recebidas através de recursos reconfiguráveis sem degradar a qualidade da reprodução da voz devido à reconfiguração. Foram também explorados os trade-offs entre consumo de energia, tempo de execução e exatidão dos resultados num conjunto de componentes implementando operações matemáticas.Bezerra, Eduardo AugustoFröhlich, Antonio Augusto MedeirosUniversidade Federal de Santa CatarinaReis, João Gabriel2017-02-28T04:10:39Z2017-02-28T04:10:39Z2016info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesis119 p.| il., grafs., tabs.application/pdf344671https://repositorio.ufsc.br/xmlui/handle/123456789/173819engreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccess2017-02-28T04:10:39Zoai:repositorio.ufsc.br:123456789/173819Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestopendoar:23732017-02-28T04:10:39Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv A framework for predictable hardware/software component reconfiguration
title A framework for predictable hardware/software component reconfiguration
spellingShingle A framework for predictable hardware/software component reconfiguration
Reis, João Gabriel
Engenharia elétrica
Sistemas embarcados (Computadores)
Sistemas de computação adaptativos
title_short A framework for predictable hardware/software component reconfiguration
title_full A framework for predictable hardware/software component reconfiguration
title_fullStr A framework for predictable hardware/software component reconfiguration
title_full_unstemmed A framework for predictable hardware/software component reconfiguration
title_sort A framework for predictable hardware/software component reconfiguration
author Reis, João Gabriel
author_facet Reis, João Gabriel
author_role author
dc.contributor.none.fl_str_mv Bezerra, Eduardo Augusto
Fröhlich, Antonio Augusto Medeiros
Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Reis, João Gabriel
dc.subject.por.fl_str_mv Engenharia elétrica
Sistemas embarcados (Computadores)
Sistemas de computação adaptativos
topic Engenharia elétrica
Sistemas embarcados (Computadores)
Sistemas de computação adaptativos
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2016.
publishDate 2016
dc.date.none.fl_str_mv 2016
2017-02-28T04:10:39Z
2017-02-28T04:10:39Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv 344671
https://repositorio.ufsc.br/xmlui/handle/123456789/173819
identifier_str_mv 344671
url https://repositorio.ufsc.br/xmlui/handle/123456789/173819
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 119 p.| il., grafs., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1808652294986661888

Registros relacionados