Modelagem e verificação de programas de CLP escritos em diagrama ladder

Detalhes bibliográficos
Autor(a) principal: Souza, Mateus Feijó de
Data de Publicação: 2012
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFSC
Texto Completo: http://repositorio.ufsc.br/xmlui/handle/123456789/93771
Resumo: Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pòs-graduação em Engenharia de Automação e Sistemas, Florianópolis, 2010
id UFSC_fcb93ad5077e023764630f295d092245
oai_identifier_str oai:repositorio.ufsc.br:123456789/93771
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Modelagem e verificação de programas de CLP escritos em diagrama ladderEngenharia de sistemasAutomaçãoControladores progamaveisLadder, diagramaProgramas de computador -VerificacaoDissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pòs-graduação em Engenharia de Automação e Sistemas, Florianópolis, 2010Para resolver os problemas associados a verificação de sistemas industriais complexos, como os desenvolvidos para CLPs, são necessárias técnicas de modelagem e verificação formal, como forma de provar que o programa está de acordo com as propriedades esperadas. Neste trabalho é proposto um modelo de tradução da linguagem Diagrama Ladder de CLPs para uma linguagem intermediária de verificação FIACRE, que está inserida em uma cadeia de verificação formal do projeto Topcased. Esta abordagem segue o paradigma da engenharia dirigida a modelos e consiste em transformar modelos próximos ao usuário em modelos para a verificação. As regras de transformação propostas devem estar inseridas em duas cadeias de verificação formal, que utilizam as abordagens de model-checking e por equivalências de modelos. A validação da proposta é feita por intermédio da transformação de modelos e verificação das propriedades de um sistema de automação pneumática e um sistema para um misturador industrial.Farines, Jean MarieQueiroz, Max Hering deUniversidade Federal de Santa CatarinaSouza, Mateus Feijó de2012-10-25T03:15:55Z2012-10-25T03:15:55Z2012-10-25T03:15:55Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisxxiii, 162 p.| il., tabs.application/pdf287047http://repositorio.ufsc.br/xmlui/handle/123456789/93771porreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccess2016-03-07T18:58:20Zoai:repositorio.ufsc.br:123456789/93771Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestopendoar:23732016-03-07T18:58:20Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Modelagem e verificação de programas de CLP escritos em diagrama ladder
title Modelagem e verificação de programas de CLP escritos em diagrama ladder
spellingShingle Modelagem e verificação de programas de CLP escritos em diagrama ladder
Souza, Mateus Feijó de
Engenharia de sistemas
Automação
Controladores progamaveis
Ladder, diagrama
Programas de computador -
Verificacao
title_short Modelagem e verificação de programas de CLP escritos em diagrama ladder
title_full Modelagem e verificação de programas de CLP escritos em diagrama ladder
title_fullStr Modelagem e verificação de programas de CLP escritos em diagrama ladder
title_full_unstemmed Modelagem e verificação de programas de CLP escritos em diagrama ladder
title_sort Modelagem e verificação de programas de CLP escritos em diagrama ladder
author Souza, Mateus Feijó de
author_facet Souza, Mateus Feijó de
author_role author
dc.contributor.none.fl_str_mv Farines, Jean Marie
Queiroz, Max Hering de
Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Souza, Mateus Feijó de
dc.subject.por.fl_str_mv Engenharia de sistemas
Automação
Controladores progamaveis
Ladder, diagrama
Programas de computador -
Verificacao
topic Engenharia de sistemas
Automação
Controladores progamaveis
Ladder, diagrama
Programas de computador -
Verificacao
description Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pòs-graduação em Engenharia de Automação e Sistemas, Florianópolis, 2010
publishDate 2012
dc.date.none.fl_str_mv 2012-10-25T03:15:55Z
2012-10-25T03:15:55Z
2012-10-25T03:15:55Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv 287047
http://repositorio.ufsc.br/xmlui/handle/123456789/93771
identifier_str_mv 287047
url http://repositorio.ufsc.br/xmlui/handle/123456789/93771
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv xxiii, 162 p.| il., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1808652320968278016

Registros relacionados