Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso

Detalhes bibliográficos
Autor(a) principal: Lopes, Vinícius Duarte
Data de Publicação: 2013
Tipo de documento: Dissertação
Idioma: por
Título da fonte: LOCUS Repositório Institucional da UFV
Texto Completo: http://locus.ufv.br/handle/123456789/2654
Resumo: Nowadays reconfigurable architectures are attractive both in performance and low power consumption for applications with computing intensive loops. FPGAs are fine-grained architectures that offer the possibility of acceleration for these applications, however, the mapping process is typically time consuming and complex. Although Coarse Grained Reconfigurable Architectures (CGRAs) provide less flexibility than FPGAs, they has less complex mapping. The goal of this work is the runtime mapping of the dataflow graph, which represents a loop, on a reconfigurable architecture. The problem is NP-Complete and the heuristics found in the literature are not feasible for a dynamic implementation. We propose a heuristic solution that utilizes two distinct mechanisms: an architecture that simplifies the most of the mapping process, with minimal degradation in performance, and an algorithm to perform the mapping at run-time application. While previous solutions require seconds to mapping applications, the proposed solution requires only microseconds to generate near-optimal mappings. Accordingly, the presented solution enables the use of the Just-In-Time compilation, which can be used in dynamic contexts where various applications share a reconfigurable architecture with a possibility of change in composition of processing elements or scenarios with presence of hardware failures. Furthermore, we present an implementation model of the algorithm in hardware, which aims to be 90% faster when compared to the software Just-In-Time solution.
id UFV_3733acde013c2a2e8af496b47bda31ac
oai_identifier_str oai:locus.ufv.br:123456789/2654
network_acronym_str UFV
network_name_str LOCUS Repositório Institucional da UFV
repository_id_str 2145
spelling Lopes, Vinícius Duartehttp://lattes.cnpq.br/9525108589581136Ferreira, Ricardo dos Santoshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5Goulart, Carlos de Castrohttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784106Y9Nacif, José Augusto Mirandahttp://lattes.cnpq.br/19463153225759532015-03-26T13:10:35Z2013-11-292015-03-26T13:10:35Z2013-06-24LOPES, Vinícius Duarte. A polinomial heuristic scheduling of loops on coarse grained reconfigurable architectures. 2013. 90 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2013.http://locus.ufv.br/handle/123456789/2654Nowadays reconfigurable architectures are attractive both in performance and low power consumption for applications with computing intensive loops. FPGAs are fine-grained architectures that offer the possibility of acceleration for these applications, however, the mapping process is typically time consuming and complex. Although Coarse Grained Reconfigurable Architectures (CGRAs) provide less flexibility than FPGAs, they has less complex mapping. The goal of this work is the runtime mapping of the dataflow graph, which represents a loop, on a reconfigurable architecture. The problem is NP-Complete and the heuristics found in the literature are not feasible for a dynamic implementation. We propose a heuristic solution that utilizes two distinct mechanisms: an architecture that simplifies the most of the mapping process, with minimal degradation in performance, and an algorithm to perform the mapping at run-time application. While previous solutions require seconds to mapping applications, the proposed solution requires only microseconds to generate near-optimal mappings. Accordingly, the presented solution enables the use of the Just-In-Time compilation, which can be used in dynamic contexts where various applications share a reconfigurable architecture with a possibility of change in composition of processing elements or scenarios with presence of hardware failures. Furthermore, we present an implementation model of the algorithm in hardware, which aims to be 90% faster when compared to the software Just-In-Time solution.Atualmente as arquiteturas reconfiguráveis são atrativas em desempenho e baixo consumo de energia para aplicações com laços de computação intensiva. FPGAs são arquiteturas de grão fino que oferecem possibilidade de aceleração para essas aplicações, porém, o processo de mapeamento geralmente é demorado e complexo. Como alternativa, surgem as arquiteturas reconfiguráveis de grão grosso, que provêem menor flexibilidade que os FPGAs, porém menor complexidade de mapeamento. O objetivo deste trabalho é o mapeamento em tempo de execução do grafo de fluxo de dados, que representa um laço, em uma arquitetura reconfigurável grão grosso. O problema é NP-Completo e as diversas heurísticas encontradas na literatura não são viáveis para uma implementação dinâmica. Nesta dissertação propomos uma nova heurística capaz de realizar o mapeamento em tempo de execução da aplicação. Enquanto soluções anteriores necessitam de segundos para mapear aplicações, resultados experimentais mostraram que a solução proposta requer em média apenas 390 microssegundos para gerar mapeamentos próximos do ótimo na arquitetura utilizada, para 15 benchmarks extraídos de aplicações multimídia. Assim, a solução apresentada pode ser implementada em um ambiente de compilação Just-In-Time, podendo ser utilizada em contextos dinâmicos onde várias aplicações compartilham a arquitetura reconfigurável com possibilidade de mudança na composição dos elementos de processamento ou em cenários com presença de falhas no hardware. Além disso, apresentamos um modelo de implementação da heurística em hardware, com potencial redução do tempo de mapeamento em até 90% em relação à execução em software em um ambiente Just-In-Time.application/pdfporUniversidade Federal de ViçosaMestrado em Ciência da ComputaçãoUFVBRMetodologias e técnicas da Computação; Sistemas de ComputaçãoHardware reconfigurávelMódulo shedulingArquiteturas reconfiguráveisReconfigurable hardwareModule shedulingReconfigurable ArchitecturesCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOUma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grossoA polinomial heuristic scheduling of loops on coarse grained reconfigurable architecturesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:LOCUS Repositório Institucional da UFVinstname:Universidade Federal de Viçosa (UFV)instacron:UFVORIGINALtexto completo.pdfapplication/pdf3975906https://locus.ufv.br//bitstream/123456789/2654/1/texto%20completo.pdf99c81356b7f9664ddc4bdd2628e752f8MD51TEXTtexto completo.pdf.txttexto completo.pdf.txtExtracted texttext/plain160902https://locus.ufv.br//bitstream/123456789/2654/2/texto%20completo.pdf.txt1e5649fc1a773707110e58fe55bcd81dMD52THUMBNAILtexto completo.pdf.jpgtexto completo.pdf.jpgIM Thumbnailimage/jpeg3749https://locus.ufv.br//bitstream/123456789/2654/3/texto%20completo.pdf.jpg99c8cd9524ceb7fdb672515a6338e5a8MD53123456789/26542016-04-08 23:12:38.427oai:locus.ufv.br:123456789/2654Repositório InstitucionalPUBhttps://www.locus.ufv.br/oai/requestfabiojreis@ufv.bropendoar:21452016-04-09T02:12:38LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV)false
dc.title.por.fl_str_mv Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
dc.title.alternative.eng.fl_str_mv A polinomial heuristic scheduling of loops on coarse grained reconfigurable architectures
title Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
spellingShingle Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
Lopes, Vinícius Duarte
Hardware reconfigurável
Módulo sheduling
Arquiteturas reconfiguráveis
Reconfigurable hardware
Module sheduling
Reconfigurable Architectures
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
title_full Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
title_fullStr Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
title_full_unstemmed Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
title_sort Uma heurística polinomial para escalonamento de loops em arquiteturas reconfiguráveis de grão grosso
author Lopes, Vinícius Duarte
author_facet Lopes, Vinícius Duarte
author_role author
dc.contributor.authorLattes.por.fl_str_mv http://lattes.cnpq.br/9525108589581136
dc.contributor.author.fl_str_mv Lopes, Vinícius Duarte
dc.contributor.advisor1.fl_str_mv Ferreira, Ricardo dos Santos
dc.contributor.advisor1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5
dc.contributor.referee1.fl_str_mv Goulart, Carlos de Castro
dc.contributor.referee1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784106Y9
dc.contributor.referee2.fl_str_mv Nacif, José Augusto Miranda
dc.contributor.referee2Lattes.fl_str_mv http://lattes.cnpq.br/1946315322575953
contributor_str_mv Ferreira, Ricardo dos Santos
Goulart, Carlos de Castro
Nacif, José Augusto Miranda
dc.subject.por.fl_str_mv Hardware reconfigurável
Módulo sheduling
Arquiteturas reconfiguráveis
topic Hardware reconfigurável
Módulo sheduling
Arquiteturas reconfiguráveis
Reconfigurable hardware
Module sheduling
Reconfigurable Architectures
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
dc.subject.eng.fl_str_mv Reconfigurable hardware
Module sheduling
Reconfigurable Architectures
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description Nowadays reconfigurable architectures are attractive both in performance and low power consumption for applications with computing intensive loops. FPGAs are fine-grained architectures that offer the possibility of acceleration for these applications, however, the mapping process is typically time consuming and complex. Although Coarse Grained Reconfigurable Architectures (CGRAs) provide less flexibility than FPGAs, they has less complex mapping. The goal of this work is the runtime mapping of the dataflow graph, which represents a loop, on a reconfigurable architecture. The problem is NP-Complete and the heuristics found in the literature are not feasible for a dynamic implementation. We propose a heuristic solution that utilizes two distinct mechanisms: an architecture that simplifies the most of the mapping process, with minimal degradation in performance, and an algorithm to perform the mapping at run-time application. While previous solutions require seconds to mapping applications, the proposed solution requires only microseconds to generate near-optimal mappings. Accordingly, the presented solution enables the use of the Just-In-Time compilation, which can be used in dynamic contexts where various applications share a reconfigurable architecture with a possibility of change in composition of processing elements or scenarios with presence of hardware failures. Furthermore, we present an implementation model of the algorithm in hardware, which aims to be 90% faster when compared to the software Just-In-Time solution.
publishDate 2013
dc.date.available.fl_str_mv 2013-11-29
2015-03-26T13:10:35Z
dc.date.issued.fl_str_mv 2013-06-24
dc.date.accessioned.fl_str_mv 2015-03-26T13:10:35Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv LOPES, Vinícius Duarte. A polinomial heuristic scheduling of loops on coarse grained reconfigurable architectures. 2013. 90 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2013.
dc.identifier.uri.fl_str_mv http://locus.ufv.br/handle/123456789/2654
identifier_str_mv LOPES, Vinícius Duarte. A polinomial heuristic scheduling of loops on coarse grained reconfigurable architectures. 2013. 90 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2013.
url http://locus.ufv.br/handle/123456789/2654
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal de Viçosa
dc.publisher.program.fl_str_mv Mestrado em Ciência da Computação
dc.publisher.initials.fl_str_mv UFV
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Metodologias e técnicas da Computação; Sistemas de Computação
publisher.none.fl_str_mv Universidade Federal de Viçosa
dc.source.none.fl_str_mv reponame:LOCUS Repositório Institucional da UFV
instname:Universidade Federal de Viçosa (UFV)
instacron:UFV
instname_str Universidade Federal de Viçosa (UFV)
instacron_str UFV
institution UFV
reponame_str LOCUS Repositório Institucional da UFV
collection LOCUS Repositório Institucional da UFV
bitstream.url.fl_str_mv https://locus.ufv.br//bitstream/123456789/2654/1/texto%20completo.pdf
https://locus.ufv.br//bitstream/123456789/2654/2/texto%20completo.pdf.txt
https://locus.ufv.br//bitstream/123456789/2654/3/texto%20completo.pdf.jpg
bitstream.checksum.fl_str_mv 99c81356b7f9664ddc4bdd2628e752f8
1e5649fc1a773707110e58fe55bcd81d
99c8cd9524ceb7fdb672515a6338e5a8
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv LOCUS Repositório Institucional da UFV - Universidade Federal de Viçosa (UFV)
repository.mail.fl_str_mv fabiojreis@ufv.br
_version_ 1801212867647635456