Projeto e síntese em alto nível de circuitos digitais

Detalhes bibliográficos
Autor(a) principal: Sousa, João Pedro Alexandroni Cordova de
Data de Publicação: 2017
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Biblioteca Digital de Monografias da UnB
Texto Completo: http://bdm.unb.br/handle/10483/20121
Resumo: Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, 2017.
id UNB-2_5db42ea81a7936aa7dd75e6ca43ec49d
oai_identifier_str oai:bdm.unb.br:10483/20121
network_acronym_str UNB-2
network_name_str Biblioteca Digital de Monografias da UnB
repository_id_str 11571
spelling Sousa, João Pedro Alexandroni Cordova deBeserra, Gilmar SilvaSOUSA, João Pedro Alexandroni Cordova de. Projeto e síntese em alto nível de circuitos digitais. 2017. 90 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2017.http://bdm.unb.br/handle/10483/20121Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, 2017.O aumento da complexidade de sistemas que contêm circuitos integrados atingiu níveis que tornam o projeto de hardware cada vez mais desafiador, com chips contendo bilhões de transistores. Sendo assim, uma solução para lidar com a complexidade é utilizar o conceito de níveis de abstração. Particularmente, aumentar o nível de abstração de um sistema do RTL (Register-Transfer Level) para o nível sistêmico permite a redução de detalhes em sua descrição e, consequentemente, a redução no tempo de projeto. Considerando esse contexto, a realização de síntese em alto nível e a automatização de um fluxo de projeto que permita executar a síntese RTL a partir de descrições em linguagens em alto nível de abstração vêm se tornando cada vez mais necessárias. Sendo assim, a proposta deste trabalho é a utilização de ferramentas de síntese em alto nível para implementar circuitos simples (inicialmente contadores e ULAs), descritos na linguagem SystemC, em FPGAs. Apesar de simples, esses exemplos mostram os passos necessários para utilizar essa metodologia, que pode ser adaptada para implementar circuitos mais complexos. Os circuitos sintetizados foram testados no FPGA Artix-7 do kit Basys3.Submitted by Caroline Botelho Teixeira (carolineteixeira@bce.unb.br) on 2018-05-18T17:53:19Z No. of bitstreams: 3 license_text: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) 2017_JoãoPedroAlexandroniCordovadeSousa.pdf: 1531164 bytes, checksum: 86ffe878132cfcb12f91d85ba1a2afc7 (MD5)Approved for entry into archive by Luanna Maia (luanna@bce.unb.br) on 2018-05-21T15:39:37Z (GMT) No. of bitstreams: 3 license_text: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) 2017_JoãoPedroAlexandroniCordovadeSousa.pdf: 1531164 bytes, checksum: 86ffe878132cfcb12f91d85ba1a2afc7 (MD5)Made available in DSpace on 2018-05-21T15:39:37Z (GMT). No. of bitstreams: 3 license_text: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) 2017_JoãoPedroAlexandroniCordovadeSousa.pdf: 1531164 bytes, checksum: 86ffe878132cfcb12f91d85ba1a2afc7 (MD5)Nowadays, hardware design has become more challenging due to the increasing complexity of electronic systems, which can contain integrated circuits with more than a billion transistors. A feasible solution to deal with complexity is to use the concept of abstraction levels. In particular, increasing the abstraction level of a system from RTL (Register-Transfer Level) to systemic allows to reduce the details in its description and consequently the development time. Considering this context, high-level synthesis and an automated design flow which allows to perform the RTL synthesys starting from a high abstraction level description are becoming increasingly more necessary. Therefore, the proposal of this work is to use high-level synthesis tools to implement in FPGA simple circuits (initially counters and ALUs), described in SystemC language. Although simple, these examples show the steps required to use this methodology, which can be adapted to implement more complex circuits. The synthesized circuits were tested in the Artix-7 FPGA in the Basys3 kit.Circuitos integrados digitaisProjeto e síntese em alto nível de circuitos digitaisinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis2018-05-21T15:39:37Z2018-05-21T15:39:37Z2017-12-11info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Monografias da UnBinstname:Universidade de Brasília (UnB)instacron:UNBORIGINAL2017_JoãoPedroAlexandroniCordovadeSousa.pdf2017_JoãoPedroAlexandroniCordovadeSousa.pdfapplication/pdf1531164http://bdm.unb.br/xmlui/bitstream/10483/20121/1/2017_Jo%C3%A3oPedroAlexandroniCordovadeSousa.pdf86ffe878132cfcb12f91d85ba1a2afc7MD51CC-LICENSElicense_urllicense_urltext/plain49http://bdm.unb.br/xmlui/bitstream/10483/20121/2/license_url4afdbb8c545fd630ea7db775da747b2fMD52license_textlicense_textapplication/octet-stream0http://bdm.unb.br/xmlui/bitstream/10483/20121/3/license_textd41d8cd98f00b204e9800998ecf8427eMD53license_rdflicense_rdfapplication/octet-stream0http://bdm.unb.br/xmlui/bitstream/10483/20121/4/license_rdfd41d8cd98f00b204e9800998ecf8427eMD54LICENSElicense.txtlicense.txttext/plain1817http://bdm.unb.br/xmlui/bitstream/10483/20121/5/license.txt21554873e56ad8ddc69c092699b98f95MD5510483/201212018-05-21 12:39:37.961oai:bdm.unb.br:10483/20121w4kgbmVjZXNzw6FyaW8gY29uY29yZGFyIGNvbSBhIGxpY2Vuw6dhIGRlIGRpc3RyaWJ1acOnw6NvIG7Do28tZXhjbHVzaXZhLAphbnRlcyBxdWUgbyBkb2N1bWVudG8gcG9zc2EgYXBhcmVjZXIgbmEgQmlibGlvdGVjYSBEaWdpdGFsIGRhIFByb2R1w6fDo28gCkRpc2NlbnRlIGRhIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEuIFBvciBmYXZvciwgbGVpYSBhCmxpY2Vuw6dhIGF0ZW50YW1lbnRlLiBDYXNvIG5lY2Vzc2l0ZSBkZSBhbGd1bSBlc2NsYXJlY2ltZW50byBlbnRyZSBlbQpjb250YXRvIGF0cmF2w6lzIGRlOiBiZG1AYmNlLnVuYi5iciBvdSAzMTA3LTI2ODcuCgpMSUNFTsOHQSBERSBESVNUUklCVUnDh8ODTyBOw4NPLUVYQ0xVU0lWQQoKQW8gYXNzaW5hciBlIGVudHJlZ2FyIGVzdGEgbGljZW7Dp2EsIG8vYSBTci4vU3JhLiAoYXV0b3Igb3UgZGV0ZW50b3IgZG9zCmRpcmVpdG9zIGRlIGF1dG9yKToKCmEpIENvbmNlZGUgw6AgVW5pdmVyc2lkYWRlIGRlIEJyYXPDrWxpYSBvIGRpcmVpdG8gbsOjby1leGNsdXNpdm8gZGUKcmVwcm9kdXppciwgY29udmVydGVyIChjb21vIGRlZmluaWRvIGFiYWl4byksIGNvbXVuaWNhciBlL291CmRpc3RyaWJ1aXIgbyBkb2N1bWVudG8gZW50cmVndWUgKGluY2x1aW5kbyBvIHJlc3Vtby9hYnN0cmFjdCkgZW0KZm9ybWF0byBkaWdpdGFsIG91IGltcHJlc3NvIGUgZW0gcXVhbHF1ZXIgbWVpby4KCmIpIERlY2xhcmEgcXVlIG8gZG9jdW1lbnRvIGVudHJlZ3VlIMOpIHNldSB0cmFiYWxobyBvcmlnaW5hbCwgZSBxdWUKZGV0w6ltIG8gZGlyZWl0byBkZSBjb25jZWRlciBvcyBkaXJlaXRvcyBjb250aWRvcyBuZXN0YSBsaWNlbsOnYS4gRGVjbGFyYQp0YW1iw6ltIHF1ZSBhIGVudHJlZ2EgZG8gZG9jdW1lbnRvIG7Do28gaW5mcmluZ2UsIHRhbnRvIHF1YW50byBsaGUgw6kKcG9zc8OtdmVsIHNhYmVyLCBvcyBkaXJlaXRvcyBkZSBxdWFscXVlciBvdXRyYSBwZXNzb2Egb3UgZW50aWRhZGUuCgpjKSBTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSBjb250w6ltIG1hdGVyaWFsIGRvIHF1YWwgbsOjbyBkZXTDqW0gb3MKZGlyZWl0b3MgZGUgYXV0b3IsIGRlY2xhcmEgcXVlIG9idGV2ZSBhdXRvcml6YcOnw6NvIGRvIGRldGVudG9yIGRvcwpkaXJlaXRvcyBkZSBhdXRvciBwYXJhIGNvbmNlZGVyIMOgIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEgb3MgZGlyZWl0b3MKcmVxdWVyaWRvcyBwb3IgZXN0YSBsaWNlbsOnYSwgZSBxdWUgZXNzZSBtYXRlcmlhbCBjdWpvcyBkaXJlaXRvcyBzw6NvIGRlCnRlcmNlaXJvcyBlc3TDoSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyBlIHJlY29uaGVjaWRvIG5vIHRleHRvIG91CmNvbnRlw7pkbyBkbyBkb2N1bWVudG8gZW50cmVndWUuCgpTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBiYXNlYWRvIGVtIHRyYWJhbGhvIGZpbmFuY2lhZG8gb3UgYXBvaWFkbwpwb3Igb3V0cmEgaW5zdGl0dWnDp8OjbyBxdWUgbsOjbyBhIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEsIGRlY2xhcmEgcXVlCmN1bXByaXUgcXVhaXNxdWVyIG9icmlnYcOnw7VlcyBleGlnaWRhcyBwZWxvIHJlc3BlY3Rpdm8gY29udHJhdG8gb3UKYWNvcmRvLgoKQSBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhIGlkZW50aWZpY2Fyw6EgY2xhcmFtZW50ZSBvKHMpIHNldSAocykgbm9tZSAocykKY29tbyBvIChzKSBhdXRvciAoZXMpIG91IGRldGVudG9yIChlcykgZG9zIGRpcmVpdG9zIGRvIGRvY3VtZW50bwplbnRyZWd1ZSwgZSBuw6NvIGZhcsOhIHF1YWxxdWVyIGFsdGVyYcOnw6NvLCBwYXJhIGFsw6ltIGRhcyBwZXJtaXRpZGFzIHBvcgplc3RhIGxpY2Vuw6dhLgo=Biblioteca Digital de Monografiahttps://bdm.unb.br/PUBhttp://bdm.unb.br/oai/requestbdm@bce.unb.br||patricia@bce.unb.bropendoar:115712018-05-21T15:39:37Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)false
dc.title.pt_BR.fl_str_mv Projeto e síntese em alto nível de circuitos digitais
title Projeto e síntese em alto nível de circuitos digitais
spellingShingle Projeto e síntese em alto nível de circuitos digitais
Sousa, João Pedro Alexandroni Cordova de
Circuitos integrados digitais
title_short Projeto e síntese em alto nível de circuitos digitais
title_full Projeto e síntese em alto nível de circuitos digitais
title_fullStr Projeto e síntese em alto nível de circuitos digitais
title_full_unstemmed Projeto e síntese em alto nível de circuitos digitais
title_sort Projeto e síntese em alto nível de circuitos digitais
author Sousa, João Pedro Alexandroni Cordova de
author_facet Sousa, João Pedro Alexandroni Cordova de
author_role author
dc.contributor.author.fl_str_mv Sousa, João Pedro Alexandroni Cordova de
dc.contributor.advisor1.fl_str_mv Beserra, Gilmar Silva
contributor_str_mv Beserra, Gilmar Silva
dc.subject.keyword.pt_BR.fl_str_mv Circuitos integrados digitais
topic Circuitos integrados digitais
description Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, 2017.
publishDate 2017
dc.date.submitted.none.fl_str_mv 2017-12-11
dc.date.accessioned.fl_str_mv 2018-05-21T15:39:37Z
dc.date.available.fl_str_mv 2018-05-21T15:39:37Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv SOUSA, João Pedro Alexandroni Cordova de. Projeto e síntese em alto nível de circuitos digitais. 2017. 90 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2017.
dc.identifier.uri.fl_str_mv http://bdm.unb.br/handle/10483/20121
identifier_str_mv SOUSA, João Pedro Alexandroni Cordova de. Projeto e síntese em alto nível de circuitos digitais. 2017. 90 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2017.
url http://bdm.unb.br/handle/10483/20121
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Monografias da UnB
instname:Universidade de Brasília (UnB)
instacron:UNB
instname_str Universidade de Brasília (UnB)
instacron_str UNB
institution UNB
reponame_str Biblioteca Digital de Monografias da UnB
collection Biblioteca Digital de Monografias da UnB
bitstream.url.fl_str_mv http://bdm.unb.br/xmlui/bitstream/10483/20121/1/2017_Jo%C3%A3oPedroAlexandroniCordovadeSousa.pdf
http://bdm.unb.br/xmlui/bitstream/10483/20121/2/license_url
http://bdm.unb.br/xmlui/bitstream/10483/20121/3/license_text
http://bdm.unb.br/xmlui/bitstream/10483/20121/4/license_rdf
http://bdm.unb.br/xmlui/bitstream/10483/20121/5/license.txt
bitstream.checksum.fl_str_mv 86ffe878132cfcb12f91d85ba1a2afc7
4afdbb8c545fd630ea7db775da747b2f
d41d8cd98f00b204e9800998ecf8427e
d41d8cd98f00b204e9800998ecf8427e
21554873e56ad8ddc69c092699b98f95
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)
repository.mail.fl_str_mv bdm@bce.unb.br||patricia@bce.unb.br
_version_ 1801493062404276224

Registros relacionados