Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados
Autor(a) principal: | |
---|---|
Data de Publicação: | 2015 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Monografias da UnB |
Texto Completo: | http://bdm.unb.br/handle/10483/11060 |
Resumo: | Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2015. |
id |
UNB-2_ca57cc84628151b68802fb5bb0cf4dfa |
---|---|
oai_identifier_str |
oai:bdm.unb.br:10483/11060 |
network_acronym_str |
UNB-2 |
network_name_str |
Biblioteca Digital de Monografias da UnB |
repository_id_str |
11571 |
spelling |
Marques, Bruno BezerraCosta, José Camargo daMARQUES, Bruno Bezerra. Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados. 2015. viii, 56 f., il. Monografia (Bacharelado em Engenharia da Computação)—Universidade de Brasília, Brasília, 2015.http://bdm.unb.br/handle/10483/11060Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2015.Este trabalho propõe o desenvolvimento de rede de sensores sem fio (RSSF) a partir da integração do framework ADRIX (Ambiente de Desenvolvimento de Rede de sensores sem fio Inteligente) com outras ferramentas para validação e implementação das indicações de hardware resultantes para aplicações de RSSF. A validação da funcionalidade pode ser feita via simulações utilizando bibliotecas de modelos em SystemC-TLM e/ou simuladores de RSSF, como o IDEA1. Já para a implementação, a proposta inclui também a integração com o CTOS (C-to-Silicon), ferramenta de síntese em alto nível que permite a implementação automatizada de alguns blocos digitais dos nós sensores da rede, inicialmente descritos em SystemC. No desenvolvimento deste projeto, foram realizados testes com a ferramenta IDEA1 para simulação das RSSF, e também foram utilizadas Ferramentas Cadence, para o processo de síntese em alto nível. Neste último caso, para demonstrar a validade da proposta, o processo completo de síntese foi realizado utilizando uma ULA (Unidade Lógica Aritmética) descrita em SystemC. O código RTL e o layout foram gerados de forma automatizada e os mesmos foram validados com sucesso.Submitted by Cristiane Maria Mendes (mcristianem@gmail.com) on 2015-08-26T18:19:48Z No. of bitstreams: 1 2015_BrunoBezerraMarques.pdf: 2592482 bytes, checksum: a6a3e37026d40d69d15a91f83edbc46e (MD5)Rejected by Ruthlea Nascimento(ruthlea.nascimento@gmail.com), reason: Oi Cristiane, tudo bem? Você pode alterar as informações adicionais? Obrigada! on 2015-08-31T15:44:22Z (GMT)Submitted by Cristiane Maria Mendes (mcristianem@gmail.com) on 2015-08-31T16:45:20Z No. of bitstreams: 1 2015_BrunoBezerraMarques.pdf: 2592482 bytes, checksum: a6a3e37026d40d69d15a91f83edbc46e (MD5)Approved for entry into archive by Ruthlea Nascimento(ruthlea.nascimento@gmail.com) on 2015-09-02T18:32:34Z (GMT) No. of bitstreams: 1 2015_BrunoBezerraMarques.pdf: 2592482 bytes, checksum: a6a3e37026d40d69d15a91f83edbc46e (MD5)Made available in DSpace on 2015-09-02T18:32:34Z (GMT). No. of bitstreams: 1 2015_BrunoBezerraMarques.pdf: 2592482 bytes, checksum: a6a3e37026d40d69d15a91f83edbc46e (MD5)This work proposes the development of wireless sensor network (WSN) from the ADRIX (Intelligent wireless Sensors Network Development Environment) framework integration with other tools for validation and implementation of the resulting hardware indications for WSN applications. The validation of the functionality can be made via simulations using models of libraries in SystemC-TLM and/or WSN simulators like IDEA1. As for implementation, the proposal also includes integration with CTOS (C-to-Silicon), synthesis tool at high level which enables automated deployment of some digital blocks of the sensor nodes of the network, initially described in SystemC. In developing this project, tests were performed with IDEA1 tool for simulation of WSN, and were also used Cadence tools for the synthesis process at a high level. In the latter case, to demonstrate the validity of the proposal, the complete process of synthesis was performed using an ALU (Arithmetic Logic Unit) described in SystemC. The RTL code and the layout have been generated in an automated manner and they were successfully validated.Sistemas eletrônicosCircuitos integradosRede de Sensores Sem Fio (RSSF)Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integradosinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis2015-09-02T18:32:34Z2015-09-02T18:32:34Z2015-09-02T18:32:34Z2015info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Monografias da UnBinstname:Universidade de Brasília (UnB)instacron:UNBORIGINAL2015_BrunoBezerraMarques.pdf2015_BrunoBezerraMarques.pdfapplication/pdf2592482http://bdm.unb.br/xmlui/bitstream/10483/11060/1/2015_BrunoBezerraMarques.pdfa6a3e37026d40d69d15a91f83edbc46eMD51CC-LICENSElicense_rdflicense_rdfapplication/octet-stream23148http://bdm.unb.br/xmlui/bitstream/10483/11060/2/license_rdf9da0b6dfac957114c6a7714714b86306MD52license_textlicense_textapplication/octet-stream0http://bdm.unb.br/xmlui/bitstream/10483/11060/3/license_textd41d8cd98f00b204e9800998ecf8427eMD53license_urllicense_urltext/plain49http://bdm.unb.br/xmlui/bitstream/10483/11060/4/license_url4afdbb8c545fd630ea7db775da747b2fMD54LICENSElicense.txtlicense.txttext/plain1857http://bdm.unb.br/xmlui/bitstream/10483/11060/5/license.txt19d1b9f4a738299357a0d47009944ff9MD5510483/110602018-07-27 11:05:49.229oai:bdm.unb.br:10483/11060TGljZW5zZSBncmFudGVkIGJ5IENyaXN0aWFuZSAgTWFyaWEgTWVuZGVzIChtY3Jpc3RpYW5lbUBnbWFpbC5jb20pIG9uIDIwMTUtMDgtMzFUMTY6NDU6MjBaIChHTVQpOgoKw4kgbmVjZXNzw6FyaW8gY29uY29yZGFyIGNvbSBhIGxpY2Vuw6dhIGRlIGRpc3RyaWJ1acOnw6NvIG7Do28tZXhjbHVzaXZhLAphbnRlcyBxdWUgbyBkb2N1bWVudG8gcG9zc2EgYXBhcmVjZXIgbm8gUmVwb3NpdMOzcmlvLiBQb3IgZmF2b3IsIGxlaWEgYQpsaWNlbsOnYSBhdGVudGFtZW50ZS4gQ2FzbyBuZWNlc3NpdGUgZGUgYWxndW0gZXNjbGFyZWNpbWVudG8gZW50cmUgZW0KY29udGF0byBhdHJhdsOpcyBkZTogYmRtQGJjZS51bmIuYnIgb3UgMzEwNy0yNjg3LgoKTElDRU7Dh0EgREUgRElTVFJJQlVJw4fDg08gTsODTy1FWENMVVNJVkEKCkFvIGFzc2luYXIgZSBlbnRyZWdhciBlc3RhIGxpY2Vuw6dhLCBvL2EgU3IuL1NyYS4gKGF1dG9yIG91IGRldGVudG9yIGRvcwpkaXJlaXRvcyBkZSBhdXRvcik6CgphKSBDb25jZWRlIMOgIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEgbyBkaXJlaXRvIG7Do28tZXhjbHVzaXZvIGRlCnJlcHJvZHV6aXIsIGNvbnZlcnRlciAoY29tbyBkZWZpbmlkbyBhYmFpeG8pLCBjb211bmljYXIgZS9vdQpkaXN0cmlidWlyIG8gZG9jdW1lbnRvIGVudHJlZ3VlIChpbmNsdWluZG8gbyByZXN1bW8vYWJzdHJhY3QpIGVtCmZvcm1hdG8gZGlnaXRhbCBvdSBpbXByZXNzbyBlIGVtIHF1YWxxdWVyIG1laW8uCgpiKSBEZWNsYXJhIHF1ZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBzZXUgdHJhYmFsaG8gb3JpZ2luYWwsIGUgcXVlCmRldMOpbSBvIGRpcmVpdG8gZGUgY29uY2VkZXIgb3MgZGlyZWl0b3MgY29udGlkb3MgbmVzdGEgbGljZW7Dp2EuIERlY2xhcmEKdGFtYsOpbSBxdWUgYSBlbnRyZWdhIGRvIGRvY3VtZW50byBuw6NvIGluZnJpbmdlLCB0YW50byBxdWFudG8gbGhlIMOpCnBvc3PDrXZlbCBzYWJlciwgb3MgZGlyZWl0b3MgZGUgcXVhbHF1ZXIgb3V0cmEgcGVzc29hIG91IGVudGlkYWRlLgoKYykgU2UgbyBkb2N1bWVudG8gZW50cmVndWUgY29udMOpbSBtYXRlcmlhbCBkbyBxdWFsIG7Do28gZGV0w6ltIG9zCmRpcmVpdG9zIGRlIGF1dG9yLCBkZWNsYXJhIHF1ZSBvYnRldmUgYXV0b3JpemHDp8OjbyBkbyBkZXRlbnRvciBkb3MKZGlyZWl0b3MgZGUgYXV0b3IgcGFyYSBjb25jZWRlciDDoCBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhIG9zIGRpcmVpdG9zCnJlcXVlcmlkb3MgcG9yIGVzdGEgbGljZW7Dp2EsIGUgcXVlIGVzc2UgbWF0ZXJpYWwgY3Vqb3MgZGlyZWl0b3Mgc8OjbyBkZQp0ZXJjZWlyb3MgZXN0w6EgY2xhcmFtZW50ZSBpZGVudGlmaWNhZG8gZSByZWNvbmhlY2lkbyBubyB0ZXh0byBvdQpjb250ZcO6ZG8gZG8gZG9jdW1lbnRvIGVudHJlZ3VlLgoKU2UgbyBkb2N1bWVudG8gZW50cmVndWUgw6kgYmFzZWFkbyBlbSB0cmFiYWxobyBmaW5hbmNpYWRvIG91IGFwb2lhZG8KcG9yIG91dHJhIGluc3RpdHVpw6fDo28gcXVlIG7Do28gYSBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhLCBkZWNsYXJhIHF1ZQpjdW1wcml1IHF1YWlzcXVlciBvYnJpZ2HDp8O1ZXMgZXhpZ2lkYXMgcGVsbyByZXNwZWN0aXZvIGNvbnRyYXRvIG91CmFjb3Jkby4KCkEgVW5pdmVyc2lkYWRlIGRlIEJyYXPDrWxpYSBpZGVudGlmaWNhcsOhIGNsYXJhbWVudGUgbyhzKSBzZXUgKHMpIG5vbWUgKHMpCmNvbW8gbyAocykgYXV0b3IgKGVzKSBvdSBkZXRlbnRvciAoZXMpIGRvcyBkaXJlaXRvcyBkbyBkb2N1bWVudG8KZW50cmVndWUsIGUgbsOjbyBmYXLDoSBxdWFscXVlciBhbHRlcmHDp8OjbywgcGFyYSBhbMOpbSBkYXMgcGVybWl0aWRhcyBwb3IKZXN0YSBsaWNlbsOnYS4KBiblioteca Digital de Monografiahttps://bdm.unb.br/PUBhttp://bdm.unb.br/oai/requestbdm@bce.unb.br||patricia@bce.unb.bropendoar:115712018-07-27T14:05:49Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)false |
dc.title.en.fl_str_mv |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados |
title |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados |
spellingShingle |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados Marques, Bruno Bezerra Sistemas eletrônicos Circuitos integrados Rede de Sensores Sem Fio (RSSF) |
title_short |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados |
title_full |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados |
title_fullStr |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados |
title_full_unstemmed |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados |
title_sort |
Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados |
author |
Marques, Bruno Bezerra |
author_facet |
Marques, Bruno Bezerra |
author_role |
author |
dc.contributor.author.fl_str_mv |
Marques, Bruno Bezerra |
dc.contributor.advisor1.fl_str_mv |
Costa, José Camargo da |
contributor_str_mv |
Costa, José Camargo da |
dc.subject.keyword.en.fl_str_mv |
Sistemas eletrônicos Circuitos integrados Rede de Sensores Sem Fio (RSSF) |
topic |
Sistemas eletrônicos Circuitos integrados Rede de Sensores Sem Fio (RSSF) |
description |
Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2015. |
publishDate |
2015 |
dc.date.submitted.none.fl_str_mv |
2015 |
dc.date.accessioned.fl_str_mv |
2015-09-02T18:32:34Z |
dc.date.available.fl_str_mv |
2015-09-02T18:32:34Z |
dc.date.issued.fl_str_mv |
2015-09-02T18:32:34Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.citation.fl_str_mv |
MARQUES, Bruno Bezerra. Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados. 2015. viii, 56 f., il. Monografia (Bacharelado em Engenharia da Computação)—Universidade de Brasília, Brasília, 2015. |
dc.identifier.uri.fl_str_mv |
http://bdm.unb.br/handle/10483/11060 |
identifier_str_mv |
MARQUES, Bruno Bezerra. Concepção e simulação em alto nível de sistemas eletrônicos para aplicações de RSSF, com síntese direta em circuitos integrados. 2015. viii, 56 f., il. Monografia (Bacharelado em Engenharia da Computação)—Universidade de Brasília, Brasília, 2015. |
url |
http://bdm.unb.br/handle/10483/11060 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Monografias da UnB instname:Universidade de Brasília (UnB) instacron:UNB |
instname_str |
Universidade de Brasília (UnB) |
instacron_str |
UNB |
institution |
UNB |
reponame_str |
Biblioteca Digital de Monografias da UnB |
collection |
Biblioteca Digital de Monografias da UnB |
bitstream.url.fl_str_mv |
http://bdm.unb.br/xmlui/bitstream/10483/11060/1/2015_BrunoBezerraMarques.pdf http://bdm.unb.br/xmlui/bitstream/10483/11060/2/license_rdf http://bdm.unb.br/xmlui/bitstream/10483/11060/3/license_text http://bdm.unb.br/xmlui/bitstream/10483/11060/4/license_url http://bdm.unb.br/xmlui/bitstream/10483/11060/5/license.txt |
bitstream.checksum.fl_str_mv |
a6a3e37026d40d69d15a91f83edbc46e 9da0b6dfac957114c6a7714714b86306 d41d8cd98f00b204e9800998ecf8427e 4afdbb8c545fd630ea7db775da747b2f 19d1b9f4a738299357a0d47009944ff9 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB) |
repository.mail.fl_str_mv |
bdm@bce.unb.br||patricia@bce.unb.br |
_version_ |
1801492970290020352 |