HeMPS-V : um MPSoC com processador de arquitetura RISC-V

Detalhes bibliográficos
Autor(a) principal: Marinho, André Bezerra
Data de Publicação: 2018
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Biblioteca Digital de Monografias da UnB
Texto Completo: https://bdm.unb.br/handle/10483/25346
Resumo: Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Instituto de Ciências Exatas, Departamento de Ciência da Computação, 2018.
id UNB-2_eb84def03a2070d6f2373e353f9aac3e
oai_identifier_str oai:bdm.unb.br:10483/25346
network_acronym_str UNB-2
network_name_str Biblioteca Digital de Monografias da UnB
repository_id_str 11571
spelling Marinho, André BezerraMandelli, Marcelo GrandiMARINHO, André Bezerra. HeMPS-V: um MPSoC com processador de arquitetura RISC-V. 2018. 135 f. Trabalho de Conclusão de Curso (Bacharelado em Engenharia da Computação)—Universidade de Brasília, Brasília, 2018.https://bdm.unb.br/handle/10483/25346Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Instituto de Ciências Exatas, Departamento de Ciência da Computação, 2018.A partir da alta capacidade de integração de transistores em um único chip, o desenvolvimento de complexos sistemas em pastilhas de silício é cada vez mais comum. Por isso, os sistemas integrados intra-chip (SoCs) têm ganhado cada vez mais espaço no mercado. Basicamente, esses sistemas se caracterizam pela integração de módulos de propriedade intelectual (IP). Por meio desses módulos, pode-se integrar diversos elementos de processamento em um único SoC, o que caracteriza os sistemas multiprocessados intra-chip (MPSoCs). Uma forma de fazer a integração desses módulos é utilizando comunicações via redes intra-chip (NoCs). Dessa forma, o presente projeto aborda a modificação de um framework capaz de gerar MPSoCs baseados em NoCs homogêneas parametrizáveis, HeMPS (Hermes Multiprocessor System-on-Chip). Essa modificação consistirá na substituição do atual núcleo do elemento de processamento dos nós da rede. Atualmente, são integrados a esses núcleos, o processador Plasma que possui arquitetura MIPS e executa o conjunto de instruções de inteiros de 32 bits. A ideia é integrar no sistema uma implementação de um novo processador em diferente arquitetura que seja funcional nesses MPSoCs. A utilização de uma arquitetura RISC-V é viável e possui um conjunto de instruções correspondente ao atual. Mais ainda, além de ter código aberto, caracteriza um conjunto de instruções mais recente que o MIPS. Portanto, esse trabalho serve como estudo de caso e apresenta os problemas e requisitos para o interfaceamento de uma nova arquitetura no sistema de referência, HeMPS. O funcionamento do sistema com a nova arquitetura é detalhado apresentando validações de mecanismos que dependem diretamente desta, como interrupções, chamadas de sistema, salvamento e recuperação de contexto e paginação.Submitted by Letícia Fernanda Vieira Ramos (leticia.fernanda_@outlook.com) on 2020-04-01T18:56:56Z No. of bitstreams: 1 2018_AndreBezerraMarinho_tcc.pdf: 3590417 bytes, checksum: 653ad7926d9f35449fef448f8f3a966c (MD5)Approved for entry into archive by Luanna Maia (luanna@bce.unb.br) on 2020-08-12T00:06:34Z (GMT) No. of bitstreams: 1 2018_AndreBezerraMarinho_tcc.pdf: 3590417 bytes, checksum: 653ad7926d9f35449fef448f8f3a966c (MD5)Made available in DSpace on 2020-08-12T00:06:34Z (GMT). No. of bitstreams: 1 2018_AndreBezerraMarinho_tcc.pdf: 3590417 bytes, checksum: 653ad7926d9f35449fef448f8f3a966c (MD5)Due to the high density of transistors on a single chip, developing complex systems in silicon wafers is increasingly common. Hence Systems-on-Chip (SoCs) are gaining more space in market. Basically, these systems are characterised by integrating intelectual property (IP) modules. Through these modules, it’s possible to integrate several processing elements in a single SoC, which characterises Multiprocessor Systems-on-Chip (MPSoCs). A way of implementing an interconnection between those modules is using as communication Networks-on-Chip (NoCs). This way, the present project discusses the modification of a framework which generates homogeneous parameterizable MPSoCs based on NoCs, HeMPS (Hermes Multiprocessor System-on-Chip). This modification consists of replacing the actual core from the processing elements which are in network nodes. Currently, is integrated in those cores the processor Plasma, which has MIPS architecture and executes a 32 bits integer instruction set. The idea is to integrate on this system an implementation of a new processor with different architecture that will be functional on those MPSoCs. Using RISC-V architecture is viable and has an instruction set that matches the actual. Furthermore, besides having an open-source code, it characterises an instruction set more recent than MIPS. Therefore, this work serves as a case study and shows the problems and requirements for interfacing a new architecture on the reference system, HeMPS. The operation of the modified target system is detailed showing validations of mecanisms that directly relies on new architecture, such as interruptions, system calls, saving and recovering processor context and pagination.Redes intra-chipSistemas integrados intra-chipHeMPS-V : um MPSoC com processador de arquitetura RISC-Vinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis2020-08-12T00:06:34Z2020-08-12T00:06:34Z2018-08-08info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Monografias da UnBinstname:Universidade de Brasília (UnB)instacron:UNBLICENSElicense.txtlicense.txttext/plain1817http://bdm.unb.br/xmlui/bitstream/10483/25346/2/license.txt21554873e56ad8ddc69c092699b98f95MD52ORIGINAL2018_AndreBezerraMarinho_tcc.pdf2018_AndreBezerraMarinho_tcc.pdfapplication/pdf3590417http://bdm.unb.br/xmlui/bitstream/10483/25346/1/2018_AndreBezerraMarinho_tcc.pdf653ad7926d9f35449fef448f8f3a966cMD5110483/253462020-08-11 21:06:34.982oai:bdm.unb.br:10483/25346w4kgbmVjZXNzw6FyaW8gY29uY29yZGFyIGNvbSBhIGxpY2Vuw6dhIGRlIGRpc3RyaWJ1acOnw6NvIG7Do28tZXhjbHVzaXZhLAphbnRlcyBxdWUgbyBkb2N1bWVudG8gcG9zc2EgYXBhcmVjZXIgbmEgQmlibGlvdGVjYSBEaWdpdGFsIGRhIFByb2R1w6fDo28gCkRpc2NlbnRlIGRhIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEuIFBvciBmYXZvciwgbGVpYSBhCmxpY2Vuw6dhIGF0ZW50YW1lbnRlLiBDYXNvIG5lY2Vzc2l0ZSBkZSBhbGd1bSBlc2NsYXJlY2ltZW50byBlbnRyZSBlbQpjb250YXRvIGF0cmF2w6lzIGRlOiBiZG1AYmNlLnVuYi5iciBvdSAzMTA3LTI2ODcuCgpMSUNFTsOHQSBERSBESVNUUklCVUnDh8ODTyBOw4NPLUVYQ0xVU0lWQQoKQW8gYXNzaW5hciBlIGVudHJlZ2FyIGVzdGEgbGljZW7Dp2EsIG8vYSBTci4vU3JhLiAoYXV0b3Igb3UgZGV0ZW50b3IgZG9zCmRpcmVpdG9zIGRlIGF1dG9yKToKCmEpIENvbmNlZGUgw6AgVW5pdmVyc2lkYWRlIGRlIEJyYXPDrWxpYSBvIGRpcmVpdG8gbsOjby1leGNsdXNpdm8gZGUKcmVwcm9kdXppciwgY29udmVydGVyIChjb21vIGRlZmluaWRvIGFiYWl4byksIGNvbXVuaWNhciBlL291CmRpc3RyaWJ1aXIgbyBkb2N1bWVudG8gZW50cmVndWUgKGluY2x1aW5kbyBvIHJlc3Vtby9hYnN0cmFjdCkgZW0KZm9ybWF0byBkaWdpdGFsIG91IGltcHJlc3NvIGUgZW0gcXVhbHF1ZXIgbWVpby4KCmIpIERlY2xhcmEgcXVlIG8gZG9jdW1lbnRvIGVudHJlZ3VlIMOpIHNldSB0cmFiYWxobyBvcmlnaW5hbCwgZSBxdWUKZGV0w6ltIG8gZGlyZWl0byBkZSBjb25jZWRlciBvcyBkaXJlaXRvcyBjb250aWRvcyBuZXN0YSBsaWNlbsOnYS4gRGVjbGFyYQp0YW1iw6ltIHF1ZSBhIGVudHJlZ2EgZG8gZG9jdW1lbnRvIG7Do28gaW5mcmluZ2UsIHRhbnRvIHF1YW50byBsaGUgw6kKcG9zc8OtdmVsIHNhYmVyLCBvcyBkaXJlaXRvcyBkZSBxdWFscXVlciBvdXRyYSBwZXNzb2Egb3UgZW50aWRhZGUuCgpjKSBTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSBjb250w6ltIG1hdGVyaWFsIGRvIHF1YWwgbsOjbyBkZXTDqW0gb3MKZGlyZWl0b3MgZGUgYXV0b3IsIGRlY2xhcmEgcXVlIG9idGV2ZSBhdXRvcml6YcOnw6NvIGRvIGRldGVudG9yIGRvcwpkaXJlaXRvcyBkZSBhdXRvciBwYXJhIGNvbmNlZGVyIMOgIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEgb3MgZGlyZWl0b3MKcmVxdWVyaWRvcyBwb3IgZXN0YSBsaWNlbsOnYSwgZSBxdWUgZXNzZSBtYXRlcmlhbCBjdWpvcyBkaXJlaXRvcyBzw6NvIGRlCnRlcmNlaXJvcyBlc3TDoSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyBlIHJlY29uaGVjaWRvIG5vIHRleHRvIG91CmNvbnRlw7pkbyBkbyBkb2N1bWVudG8gZW50cmVndWUuCgpTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBiYXNlYWRvIGVtIHRyYWJhbGhvIGZpbmFuY2lhZG8gb3UgYXBvaWFkbwpwb3Igb3V0cmEgaW5zdGl0dWnDp8OjbyBxdWUgbsOjbyBhIFVuaXZlcnNpZGFkZSBkZSBCcmFzw61saWEsIGRlY2xhcmEgcXVlCmN1bXByaXUgcXVhaXNxdWVyIG9icmlnYcOnw7VlcyBleGlnaWRhcyBwZWxvIHJlc3BlY3Rpdm8gY29udHJhdG8gb3UKYWNvcmRvLgoKQSBVbml2ZXJzaWRhZGUgZGUgQnJhc8OtbGlhIGlkZW50aWZpY2Fyw6EgY2xhcmFtZW50ZSBvKHMpIHNldSAocykgbm9tZSAocykKY29tbyBvIChzKSBhdXRvciAoZXMpIG91IGRldGVudG9yIChlcykgZG9zIGRpcmVpdG9zIGRvIGRvY3VtZW50bwplbnRyZWd1ZSwgZSBuw6NvIGZhcsOhIHF1YWxxdWVyIGFsdGVyYcOnw6NvLCBwYXJhIGFsw6ltIGRhcyBwZXJtaXRpZGFzIHBvcgplc3RhIGxpY2Vuw6dhLgo=Biblioteca Digital de Monografiahttps://bdm.unb.br/PUBhttp://bdm.unb.br/oai/requestbdm@bce.unb.br||patricia@bce.unb.bropendoar:115712020-08-12T00:06:34Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)false
dc.title.pt_BR.fl_str_mv HeMPS-V : um MPSoC com processador de arquitetura RISC-V
title HeMPS-V : um MPSoC com processador de arquitetura RISC-V
spellingShingle HeMPS-V : um MPSoC com processador de arquitetura RISC-V
Marinho, André Bezerra
Redes intra-chip
Sistemas integrados intra-chip
title_short HeMPS-V : um MPSoC com processador de arquitetura RISC-V
title_full HeMPS-V : um MPSoC com processador de arquitetura RISC-V
title_fullStr HeMPS-V : um MPSoC com processador de arquitetura RISC-V
title_full_unstemmed HeMPS-V : um MPSoC com processador de arquitetura RISC-V
title_sort HeMPS-V : um MPSoC com processador de arquitetura RISC-V
author Marinho, André Bezerra
author_facet Marinho, André Bezerra
author_role author
dc.contributor.author.fl_str_mv Marinho, André Bezerra
dc.contributor.advisor1.fl_str_mv Mandelli, Marcelo Grandi
contributor_str_mv Mandelli, Marcelo Grandi
dc.subject.keyword.pt_BR.fl_str_mv Redes intra-chip
Sistemas integrados intra-chip
topic Redes intra-chip
Sistemas integrados intra-chip
description Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Instituto de Ciências Exatas, Departamento de Ciência da Computação, 2018.
publishDate 2018
dc.date.submitted.none.fl_str_mv 2018-08-08
dc.date.accessioned.fl_str_mv 2020-08-12T00:06:34Z
dc.date.available.fl_str_mv 2020-08-12T00:06:34Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv MARINHO, André Bezerra. HeMPS-V: um MPSoC com processador de arquitetura RISC-V. 2018. 135 f. Trabalho de Conclusão de Curso (Bacharelado em Engenharia da Computação)—Universidade de Brasília, Brasília, 2018.
dc.identifier.uri.fl_str_mv https://bdm.unb.br/handle/10483/25346
identifier_str_mv MARINHO, André Bezerra. HeMPS-V: um MPSoC com processador de arquitetura RISC-V. 2018. 135 f. Trabalho de Conclusão de Curso (Bacharelado em Engenharia da Computação)—Universidade de Brasília, Brasília, 2018.
url https://bdm.unb.br/handle/10483/25346
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Monografias da UnB
instname:Universidade de Brasília (UnB)
instacron:UNB
instname_str Universidade de Brasília (UnB)
instacron_str UNB
institution UNB
reponame_str Biblioteca Digital de Monografias da UnB
collection Biblioteca Digital de Monografias da UnB
bitstream.url.fl_str_mv http://bdm.unb.br/xmlui/bitstream/10483/25346/2/license.txt
http://bdm.unb.br/xmlui/bitstream/10483/25346/1/2018_AndreBezerraMarinho_tcc.pdf
bitstream.checksum.fl_str_mv 21554873e56ad8ddc69c092699b98f95
653ad7926d9f35449fef448f8f3a966c
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)
repository.mail.fl_str_mv bdm@bce.unb.br||patricia@bce.unb.br
_version_ 1801493104007577600

Registros relacionados