Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS

Detalhes bibliográficos
Autor(a) principal: Policarpo, Renata Colares
Data de Publicação: 2023
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UnB
Texto Completo: http://repositorio2.unb.br/jspui/handle/10482/47951
Resumo: Dissertação (mestrado) — Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, Programa de Pós-Graduação em Engenharia Elétrica, 2023.
id UNB_c690d646e0cc2c470a6558b74d4cb94b
oai_identifier_str oai:repositorio.unb.br:10482/47951
network_acronym_str UNB
network_name_str Repositório Institucional da UnB
repository_id_str
spelling Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLSCriptografiaFPGAHLS.HLSAceleradoresDissertação (mestrado) — Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, Programa de Pós-Graduação em Engenharia Elétrica, 2023.Essa dissertação apresenta a especificação de um acelerador para o CRYSTALS-Kyber, o primeiro mecanismo de encapsulamento de chaves (KEM) padronizado pelo National Institute of Standards and Technology (NIST) como criptografia pós-quântica (PQC). O acelerador, que foi desenvolvido com síntese de alto nível (HLS), é composto pelas operações de cifração e decifração presentes nos algoritmos de encapsulamento e desencapsulamento do KEM Kyber. A arquitetura desenvolvida faz uso de 33733 LUTs, 22810 FFs e 151 DSPs, sendo implementada em uma FPGA de baixo custo PYNQ-Z1 (XC7Z020-1 CLG400C). Em uma simulação de troca de chaves realizada com a ferramenta Vitis HLS, o acelerador gastou o tempo total de aproximadamente 3,81 milissegundos, operando a 100MHz. Nessa mesma simulação, a arquitetura desenvolvida teve um consumo estimado de 2,243W de potência. Com a implementação do acelerador na FPGA, o tempo observado para realização das operações de cifração e decifração foi de 5,01 e 2,24 milissegundos, respectivamente. O consumo de energia nesse processo foi de aproximadamente 6,2 Joules.This dissertation presents the specification of an accelerator for CRYSTALS-Kyber, the first Key Encapsulation Mechanism (KEM) standardized by the National Institute of Standards and Technology (NIST) as Post-Quantum Cryptography (PQC). The accelerator was developed with high-level synthesis (HLS) and it is composed of the encryption and decryption operations present in the KEM Kyber encapsulation and decapsulation algorithms. The developed architecture makes use of 33733 LUTs, 22810 FFs and 151 DSPs, being implemented in a low cost FPGA PYNQ-Z1 (XC7Z020-1 CLG400C). In a key exchange simulation performed with the Vitis HLS tool, the accelerator spent a total time of approximately 3.81 milliseconds, operating at 100MHz. In this simulation, the architecture developed had an estimated consumption of 2.243W of power. With the implementation of the accelerator in the FPGA, the observed time to perform the encryption and decryption operations was 5.01 and 2.24 milliseconds, respectively. The energy consumption in this process was approximately 6.2 Joules.Faculdade de Tecnologia (FT)Departamento de Engenharia Elétrica (FT ENE)Programa de Pós-Graduação em Engenharia Elétrica, Mestrado ProfissionalNery, Alexandre SolonAlbuquerque, Robson de OliveiraPolicarpo, Renata Colares2024-02-28T21:21:47Z2024-02-28T21:21:47Z2024-02-282023-06-27info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfPOLICARPO, Renata Colares. Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS. 2023. xii, 85 f., il. Dissertação (Mestrado Profissional em Engenharia Elétrica) — Universidade de Brasília, Brasília, 2023.http://repositorio2.unb.br/jspui/handle/10482/47951porA concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor com as seguintes condições: Na qualidade de titular dos direitos de autor da publicação, autorizo a Universidade de Brasília e o IBICT a disponibilizar por meio dos sites www.unb.br, www.ibict.br, www.ndltd.org sem ressarcimento dos direitos autorais, de acordo com a Lei nº 9610/98, o texto integral da obra supracitada, conforme permissões assinaladas, para fins de leitura, impressão e/ou download, a título de divulgação da produção científica brasileira, a partir desta data.info:eu-repo/semantics/openAccessreponame:Repositório Institucional da UnBinstname:Universidade de Brasília (UnB)instacron:UNB2024-02-28T21:21:47Zoai:repositorio.unb.br:10482/47951Repositório InstitucionalPUBhttps://repositorio.unb.br/oai/requestrepositorio@unb.bropendoar:2024-02-28T21:21:47Repositório Institucional da UnB - Universidade de Brasília (UnB)false
dc.title.none.fl_str_mv Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
title Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
spellingShingle Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
Policarpo, Renata Colares
Criptografia
FPGA
HLS.HLS
Aceleradores
title_short Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
title_full Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
title_fullStr Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
title_full_unstemmed Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
title_sort Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS
author Policarpo, Renata Colares
author_facet Policarpo, Renata Colares
author_role author
dc.contributor.none.fl_str_mv Nery, Alexandre Solon
Albuquerque, Robson de Oliveira
dc.contributor.author.fl_str_mv Policarpo, Renata Colares
dc.subject.por.fl_str_mv Criptografia
FPGA
HLS.HLS
Aceleradores
topic Criptografia
FPGA
HLS.HLS
Aceleradores
description Dissertação (mestrado) — Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, Programa de Pós-Graduação em Engenharia Elétrica, 2023.
publishDate 2023
dc.date.none.fl_str_mv 2023-06-27
2024-02-28T21:21:47Z
2024-02-28T21:21:47Z
2024-02-28
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv POLICARPO, Renata Colares. Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS. 2023. xii, 85 f., il. Dissertação (Mestrado Profissional em Engenharia Elétrica) — Universidade de Brasília, Brasília, 2023.
http://repositorio2.unb.br/jspui/handle/10482/47951
identifier_str_mv POLICARPO, Renata Colares. Implementação em FPGA de um mecanismo de encapsulamento de chave pós-quântico utilizando HLS. 2023. xii, 85 f., il. Dissertação (Mestrado Profissional em Engenharia Elétrica) — Universidade de Brasília, Brasília, 2023.
url http://repositorio2.unb.br/jspui/handle/10482/47951
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UnB
instname:Universidade de Brasília (UnB)
instacron:UNB
instname_str Universidade de Brasília (UnB)
instacron_str UNB
institution UNB
reponame_str Repositório Institucional da UnB
collection Repositório Institucional da UnB
repository.name.fl_str_mv Repositório Institucional da UnB - Universidade de Brasília (UnB)
repository.mail.fl_str_mv repositorio@unb.br
_version_ 1814508245533851648

Registros relacionados