Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL
Autor(a) principal: | |
---|---|
Data de Publicação: | 1997 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) |
Texto Completo: | https://hdl.handle.net/20.500.12733/1585358 |
Resumo: | Orientador: Furio Damiani |
id |
UNICAMP-30_1d01f62d4a6c5a645d05817b7afb3bf3 |
---|---|
oai_identifier_str |
oai::120969 |
network_acronym_str |
UNICAMP-30 |
network_name_str |
Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) |
repository_id_str |
|
spelling |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDLEletrônica digitalVHDL (Linguagem descritiva de hardware)Projeto auxiliado por computador - MetodologiaOrientador: Furio DamianiDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de ComputaçãoResumo: Este trabalho apresenta o estudo e a análise de uma metodologia de projeto de circuitos somadores digitais, obtidos por síntese automática, em dois ambientes de Electronic Design Automation (EDA), a partir de suas especificações na linguagem de descrição de hardware VHDL. Faz-se uma breve explanação das noções básicas relacionadas ao desenvolvimento da metodologia, dando uma introdução à linguagem VHDL e aos conceitos envolvidos no processo de síntese das descrições VHDL em ambientes automatizados. Também, são apresentados os principais algoritmos de soma digital e uma relação dos diferentes modos de descrição dos mesmos em VHDL. Por fim, são comentados os resultados obtidos na síntese e simulação destes componentes aritméticos nos ambiente de EDA utilizadosAbstract: This work presents the study and analysis of a digital adder circuits design methodology, using automatic synthesis in two environment of Electronic Design Automation (EDA), starting from its specifications in the hardware description language VHDL. An introduction to VHDL and on the synthesis process in EDA environments is given. The various VHDL description styles as well as the main digital addition algorithms are shown. Finally we comment on the results obtained in the synthesis and simulation of these arithmetic components in the EDA environments used.MestradoMestre em Engenharia Elétrica[s.n.]Damiani, Furio, 1943-2016Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASViana, Fabio Luiz19971997-12-05T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf88f. : il.https://hdl.handle.net/20.500.12733/1585358VIANA, Fabio Luiz. Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL. 1997. 88f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1585358. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/120969porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2014-04-18T10:13:59Zoai::120969Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2014-04-18T10:13:59Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false |
dc.title.none.fl_str_mv |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL |
title |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL |
spellingShingle |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL Viana, Fabio Luiz Eletrônica digital VHDL (Linguagem descritiva de hardware) Projeto auxiliado por computador - Metodologia |
title_short |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL |
title_full |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL |
title_fullStr |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL |
title_full_unstemmed |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL |
title_sort |
Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL |
author |
Viana, Fabio Luiz |
author_facet |
Viana, Fabio Luiz |
author_role |
author |
dc.contributor.none.fl_str_mv |
Damiani, Furio, 1943-2016 Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação Programa de Pós-Graduação em Engenharia Elétrica UNIVERSIDADE ESTADUAL DE CAMPINAS |
dc.contributor.author.fl_str_mv |
Viana, Fabio Luiz |
dc.subject.por.fl_str_mv |
Eletrônica digital VHDL (Linguagem descritiva de hardware) Projeto auxiliado por computador - Metodologia |
topic |
Eletrônica digital VHDL (Linguagem descritiva de hardware) Projeto auxiliado por computador - Metodologia |
description |
Orientador: Furio Damiani |
publishDate |
1997 |
dc.date.none.fl_str_mv |
1997 1997-12-05T00:00:00Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://hdl.handle.net/20.500.12733/1585358 VIANA, Fabio Luiz. Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL. 1997. 88f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1585358. Acesso em: 2 set. 2024. |
url |
https://hdl.handle.net/20.500.12733/1585358 |
identifier_str_mv |
VIANA, Fabio Luiz. Estudo de metodologia para o projeto de circuitos aritmeticos-digitais usando sintese de descrições VHDL. 1997. 88f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1585358. Acesso em: 2 set. 2024. |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
https://repositorio.unicamp.br/acervo/detalhe/120969 |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf 88f. : il. |
dc.publisher.none.fl_str_mv |
[s.n.] |
publisher.none.fl_str_mv |
[s.n.] |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) instname:Universidade Estadual de Campinas (UNICAMP) instacron:UNICAMP |
instname_str |
Universidade Estadual de Campinas (UNICAMP) |
instacron_str |
UNICAMP |
institution |
UNICAMP |
reponame_str |
Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) |
collection |
Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP) |
repository.mail.fl_str_mv |
sbubd@unicamp.br |
_version_ |
1809188803901915136 |