Algoritmos para alocação de recursos em arquiteturas reconfiguraveis

Detalhes bibliográficos
Autor(a) principal: Moreano, Nahri Balesdent
Data de Publicação: 2005
Tipo de documento: Tese
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1601986
Resumo: Orientador: Guido Costa Souza de Araujo
id UNICAMP-30_496a6e8d657a84b7924a8d1da4c7fccb
oai_identifier_str oai::362398
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Algoritmos para alocação de recursos em arquiteturas reconfiguraveisArquitetura de computadorSistemas embarcados (Computadores)Alocação de recursosOrientador: Guido Costa Souza de AraujoTese (doutorado) - Universidade Estadual de Campinas, Instituto de ComputaçãoResumo: Pesquisas recentes na área de arquiteturas reconfiguráveis mostram que elas oferecem um desempenho melhor que os processadores de propósito geral (GPPs - General Purpose Processors), aliado a uma maior flexibilidade que os ASICs (Application Specific Integrated Circuits). Uma mesma arquitetura recongurável pode ser adaptada para implementar aplicações diferentes, permitindo a especialização do hardware de acordo com a demanda computacional da aplicação. Neste trabalho, nos estudamos o projeto de sistemas dedicados baseado em uma arquitetura reconfigurável. Adotamos a abordagem de extensão do conjunto de instruções, na qual o conjunto de instruções de um GPP e acrescido de instruções especializadas para uma aplicação. Estas instruções correspondem a trechos da aplicação e são executadas em um datapath dinamicamente recongurável, adicionado ao hardware do GPP. O tema central desta tese e o problema de compartilhamento de recursos no projeto do datapath reconfigurável. Dado que os trechos da aplicação são modelados como grafos de luxo de dados e controle (Control/Data-Flow Graphs ¿ CDFGs), o problema de combinação de CDFGs consiste em projetar um datapath reconfigurável com área mínima. Nos apresentamos uma demonstração de que este problema e NP-completo. Nossas principais contribuições são dois algoritmos heurísticos para o problema de combinação de CDFGs. O primeiro tem o objetivo de minimizar a área das interconexões do datapath reconfigurável, enquanto que o segundo visa a minimização da área total. Avaliações experimentais mostram que nossa primeira heurística resultou em uma redução media de 26,2% na área das interconexões, em relação ao método mais utilizado na literatura. O erro máximo de nossas soluções foi em media 4,1% e algumas soluções ótimas foram obtidas. Nosso segundo algoritmo teve tempos de execução comparáveis ao método mais rápido conhecido, obtendo uma redução media de 20% na área. Em relação ao melhor método para área conhecido, nossa heurística produziu áreas um pouco menores, alcançando um speed up médio de 2500. O algoritmo proposto também produziu áreas menores, quando comparado a uma ferramenta de síntese comercialAbstract: Recent work in reconfigurable architectures shows that they ofter a better performance than general purpose processors (GPPs), while offering more exibility than ASICs (Application Specific Integrated Circuits). A reconfigurable architecture can be adapted to implement different applications, thus allowing the specialization of the hardware according to the computational demands. In this work we describe an embedded systems project based on a reconfigurable architecture. We adopt an instruction set extension technique, where specialized instructions for an application are included into the instruction set of a GPP. These instructions correspond to sections of the application, and are executed in a dynamically reconfigurable datapath, added to the GPP's hardware. The central focus of this theses is the resource sharing problem in the design of reconfigurable datapaths. Since the application sections are modeled as control/data-ow graphs (CDFGs), the CDFG merging problem consists in designing a reconfigurable datapath with minimum area. We prove that this problem is NP-complete. Our main contributions are two heuristic algorithms to the CDFG merging problem. The first has the goal of minimizing the reconfigurable datapath interconnection area, while the second minimizes its total area. Experimental evaluation showed that our first heuristic produced an average 26.2% area reduction, with respect to the most used method. The maximum error of our solutions was on average 4.1%, and some optimal solutions were found. Our second algorithm approached, in execution times, the fastest previous solution, and produced datapaths with an average area reduction of 20%. When compared to the best known area solution, our approach produced slightly better areas, while achieving an average speedup of 2500. The proposed algorithm also produced smaller areas, when compared to an industry synthesis toolDoutoradoDoutor em Ciência da Computação[s.n.]Araújo, Guido Costa Souza de, 1962-Song, Siang WunWagner, Flavio RechKowaltowski, TomaszSouza, Cid Carvalho deUniversidade Estadual de Campinas (UNICAMP). Instituto de ComputaçãoPrograma de Pós-Graduação não informadoUNIVERSIDADE ESTADUAL DE CAMPINASMoreano, Nahri Balesdent20052005-09-11T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdf96p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1601986MOREANO, Nahri Balesdent. Algoritmos para alocação de recursos em arquiteturas reconfiguraveis. 2005. 96p. Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1601986. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/362398porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T04:26:29Zoai::362398Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T04:26:29Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
title Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
spellingShingle Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
Moreano, Nahri Balesdent
Arquitetura de computador
Sistemas embarcados (Computadores)
Alocação de recursos
title_short Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
title_full Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
title_fullStr Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
title_full_unstemmed Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
title_sort Algoritmos para alocação de recursos em arquiteturas reconfiguraveis
author Moreano, Nahri Balesdent
author_facet Moreano, Nahri Balesdent
author_role author
dc.contributor.none.fl_str_mv Araújo, Guido Costa Souza de, 1962-
Song, Siang Wun
Wagner, Flavio Rech
Kowaltowski, Tomasz
Souza, Cid Carvalho de
Universidade Estadual de Campinas (UNICAMP). Instituto de Computação
Programa de Pós-Graduação não informado
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Moreano, Nahri Balesdent
dc.subject.por.fl_str_mv Arquitetura de computador
Sistemas embarcados (Computadores)
Alocação de recursos
topic Arquitetura de computador
Sistemas embarcados (Computadores)
Alocação de recursos
description Orientador: Guido Costa Souza de Araujo
publishDate 2005
dc.date.none.fl_str_mv 2005
2005-09-11T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1601986
MOREANO, Nahri Balesdent. Algoritmos para alocação de recursos em arquiteturas reconfiguraveis. 2005. 96p. Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1601986. Acesso em: 2 set. 2024.
identifier_str_mv (Broch.)
MOREANO, Nahri Balesdent. Algoritmos para alocação de recursos em arquiteturas reconfiguraveis. 2005. 96p. Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1601986. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1601986
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/362398
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
96p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188938591502336

Registros relacionados