2D-VLIW : uma arquitetura de processador baseada na geometria da computação

Detalhes bibliográficos
Autor(a) principal: Santos, Ricardo Ribeiro dos
Data de Publicação: 2007
Tipo de documento: Tese
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1604794
Resumo: Orientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de Araujo
id UNICAMP-30_5bfa651984de6810ed7f78b9b2350c5c
oai_identifier_str oai::399466
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling 2D-VLIW : uma arquitetura de processador baseada na geometria da computação2D-VLIW : a processor architecture based on the geometry of the computationArquitetura de computadorCompiladores (Computadores)Circuitos integrados digitaisAlocação de recursosComputer architectureCompiling (Computers)Digital integrated circuitsResource allocationOrientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de AraujoTese (doutorado) - Universidade Estadual de Campinas, Instituto de ComputaçãoResumo: Anúncios recentes sobre os limites do desempenho dos processadores devido ao alcance da barreira térmica têm motivado a pesquisa sobre novas organizações arquiteturais e modelos de execução que visam continuar o aumento de desempenho dos processadores. Este trabalho propõe uma nova arquitetura de processador denominada 2D-VLIW. A arquitetura possui uma organização arquitetural baseada em uma matriz bidimensional de unidades funcionais e de registradores distribuídos ao longo dessa matriz. O modelo de execução 2D-VLIW possibilita que instruções longas, formadas por operações simples, sejam buscadas na memória e executadas sobre a matriz de unidades funcionais. Além disso, são propostos algoritmos para geração de código para extrair o paralelismo e preparar o código para ser executado sobre a arquitetura. Algumas contribuições deste trabalho são a concepção de uma nova arquitetura de processador que explora paralelismo em nível de instruções através de um novo arranjo dos elementos arquiteturais, a adoção de um modelo de execução que captura a geometria dos DAGs e associa os vértices e arestas desses DAGs aos recursos do hardware, um conjunto de algoritmos para escalonamento de instruções, a alocação de registradores e a codificação de instruções na arquitetura 2D-VLIW. Os resultados experimentais comparam o desempenho do modelo de execução dessa arquitetura com o modelo EPIC adotado pelo processador HPL-PD. O speedup obtido por 2D-VLIW foi de 5% at'e 63%. A estratégia de escalonamento adotada por 2D-VLIW foi também avaliada e os ganhos obtidos através do OPC e OPI foram até 4 vezes melhores que aqueles obtidos por um algoritmo de escalonamento baseado em list schedulingAbstract: Recent announcements on processor performance limits due to the thermal barrier have motivated research into innovative architectural organizations and execution models to sustain the increase of performance. This work proposes a new architecture named 2D-VLIW. The architecture provides a new architectural organization of the processing elements by using a two-dimensional functional units matrix and registers spread out along this matrix. The 2D-VLIW execution model fetches long instructions comprised of simple operations in the memory and dispatches these operations to the matrix. Moreover, the work presents new algorithms for code generation which are the responsible for extracting the parallelism of the applications and preparing the code for the 2D-VLIW architecture. Some contributions of this work are a new high performance architecture that exploits instruction level parallelism by a new arrangement of the architectural elements, the adoption of an execution model that captures the geometry of the DAGs and matches them to the hardware resources, a set of algorithms for code generation that make them possible to schedule instructions, allocate registers and encode long instructions of the 2D-VLIW architecture. Experimentos were used for comparing the performance of the 2D-VLIWexecution model to the EPIC execution model of the HPL-PD architecture. The speedup obtained by 2D-VLIW ranges from 5%-63% for all the evaluated programs. The scheduling strategy based on subgraph isomorphism was also evaluated and the OPC and OPI gains were up to 4× better than that of the list scheduling algorithmDoutoradoDoutor em Ciência da Computação[s.n.]Azevedo, Rodolfo Jardim de, 1974-Araújo, Guido Costa Souza de, 1962-Souza, Alberto Ferreira deSato, Liria MatsumotoCortês, Mario LúcioCentoducatte, Paulo CesarUniversidade Estadual de Campinas (UNICAMP). Instituto de ComputaçãoPrograma de Pós-Graduação em Ciência da ComputaçãoUNIVERSIDADE ESTADUAL DE CAMPINASSantos, Ricardo Ribeiro dos20072007-10-07T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdf161p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1604794SANTOS, Ricardo Ribeiro dos. 2D-VLIW: uma arquitetura de processador baseada na geometria da computação. 2007. 161p. Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1604794. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/399466porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T04:51:18Zoai::399466Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T04:51:18Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
2D-VLIW : a processor architecture based on the geometry of the computation
title 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
spellingShingle 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
Santos, Ricardo Ribeiro dos
Arquitetura de computador
Compiladores (Computadores)
Circuitos integrados digitais
Alocação de recursos
Computer architecture
Compiling (Computers)
Digital integrated circuits
Resource allocation
title_short 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
title_full 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
title_fullStr 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
title_full_unstemmed 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
title_sort 2D-VLIW : uma arquitetura de processador baseada na geometria da computação
author Santos, Ricardo Ribeiro dos
author_facet Santos, Ricardo Ribeiro dos
author_role author
dc.contributor.none.fl_str_mv Azevedo, Rodolfo Jardim de, 1974-
Araújo, Guido Costa Souza de, 1962-
Souza, Alberto Ferreira de
Sato, Liria Matsumoto
Cortês, Mario Lúcio
Centoducatte, Paulo Cesar
Universidade Estadual de Campinas (UNICAMP). Instituto de Computação
Programa de Pós-Graduação em Ciência da Computação
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Santos, Ricardo Ribeiro dos
dc.subject.por.fl_str_mv Arquitetura de computador
Compiladores (Computadores)
Circuitos integrados digitais
Alocação de recursos
Computer architecture
Compiling (Computers)
Digital integrated circuits
Resource allocation
topic Arquitetura de computador
Compiladores (Computadores)
Circuitos integrados digitais
Alocação de recursos
Computer architecture
Compiling (Computers)
Digital integrated circuits
Resource allocation
description Orientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de Araujo
publishDate 2007
dc.date.none.fl_str_mv 2007
2007-10-07T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1604794
SANTOS, Ricardo Ribeiro dos. 2D-VLIW: uma arquitetura de processador baseada na geometria da computação. 2007. 161p. Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1604794. Acesso em: 2 set. 2024.
identifier_str_mv (Broch.)
SANTOS, Ricardo Ribeiro dos. 2D-VLIW: uma arquitetura de processador baseada na geometria da computação. 2007. 161p. Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1604794. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1604794
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/399466
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
161p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188963959701504

Registros relacionados