Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD

Detalhes bibliográficos
Autor(a) principal: Fargasch, Natalia Viana
Data de Publicação: 2000
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1589837
Resumo: Orientador : Guido Costa Souza de Araujo
id UNICAMP-30_733fdfcafb8f29ac9d2d8165f4764dae
oai_identifier_str oai::206097
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMDCompiladores (Programas de computador)Linguagem de programação (Computadores)Orientador : Guido Costa Souza de AraujoDissertação (mestrado) - Universidade Estadual de Campinas, Instituto de ComputaçãoResumo: Processadores que são projetados para executar aplicações específicas - em oposição a processadores de propósito geral- representam uma porcentagem cada vez maior do total de processadores vendidos anualmente. Esses processadores são utilizados em aparelhos eletrônicos como telefones celulares e câmeras digitais, dispositivos médicos de monitoração, modems, sistemas militares de radar, componentes eletrônicos de automóveis, set-top boxes, etc. As aplicações que são executadas por esses processadores tipicamente demandam um alto desempenho, combinado com reduzido tamanho de código e dissipação de energia. Esta dissertação aborda um dos problemas presentes durante a geração de código para uma classe desses processadores, os processadores de sinais digitais (DSPs): como o compilador pode utilizar as instruções especializadas desses processadores a fim de aumentar a densidade e melhorar o desempenho do código gerado. É proposto um procedimento que permite a detecçãoj geração de instruções de multiplicação e acumulação (muito comuns nas aplicações desses processadores). É ainda apresentado um método que permite explorar a possibilidade de execução de código em paralelo por duas ou mais unidades funcionais quando essas são capazes de operar simultaneamente sobre diferentes dados. Os métodos aqui apresentados permitem uma exploração bastante agressiva das instruções de multiplicação e acumulação, e se utilizam de algoritmos de análise de fluxo de dados e técnicas de reestruturação de laços. Não é conhecido nenhum trabalho que aborde esse problema da maneira como é apresentada nesteAbstract: Application specific processors - as opposed to general purpose processors - account for an ever increasing percentage of the processors sold each year. These processors are widely used in electronic devices such as cellular phones and digital cameras, medical monitoring devices, modems, military radar systems, electronic components in vehicles and set-top boxes, to name a few. The applications that usually run on these processors demand high performance, reduced code size and low power consuption. This thesis addresses one of the issues that arise when generating code for a class of these processors, the digital signal processors (DSPs): how the compiler can take advantage of their specialized instructions in order to reduce the size and improve performance of the code generated. A method is proposed that allows for the detectionj generation of multiply and accumulate instructions (typically present in these processors' applications). AIso presented in this work is a method that makes it possible to explore the possibility of running code in parallel on two or more functional units when these are capable of operating simultaneously on different data. The methods herein presented allow for an aggressive harnessing of multiply and accumulate instructions; to accomplish this goal they rely on data flow analysis algorithms and on loop restructuring techniques. No other work is known of that addresses this problem the way it is dealt with in this thesisMestradoMestre em Ciência da Computação[s.n.]Araújo, Guido Costa Souza de, 1962-Bigonha, Mariza Andrade SilvaBusato, Luiz EduardoUniversidade Estadual de Campinas. Instituto de ComputaçãoPrograma de Pós-Graduação não informadoUNIVERSIDADE ESTADUAL DE CAMPINASFargasch, Natalia Viana20002001-07-01T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf81p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1589837FARGASCH, Natalia Viana. Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD. 2000. 81p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1589837. Acesso em: 14 mai. 2024.https://repositorio.unicamp.br/acervo/detalhe/206097porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T03:19:28Zoai::206097Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T03:19:28Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
title Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
spellingShingle Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
Fargasch, Natalia Viana
Compiladores (Programas de computador)
Linguagem de programação (Computadores)
title_short Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
title_full Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
title_fullStr Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
title_full_unstemmed Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
title_sort Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD
author Fargasch, Natalia Viana
author_facet Fargasch, Natalia Viana
author_role author
dc.contributor.none.fl_str_mv Araújo, Guido Costa Souza de, 1962-
Bigonha, Mariza Andrade Silva
Busato, Luiz Eduardo
Universidade Estadual de Campinas. Instituto de Computação
Programa de Pós-Graduação não informado
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Fargasch, Natalia Viana
dc.subject.por.fl_str_mv Compiladores (Programas de computador)
Linguagem de programação (Computadores)
topic Compiladores (Programas de computador)
Linguagem de programação (Computadores)
description Orientador : Guido Costa Souza de Araujo
publishDate 2000
dc.date.none.fl_str_mv 2000
2001-07-01T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1589837
FARGASCH, Natalia Viana. Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD. 2000. 81p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1589837. Acesso em: 14 mai. 2024.
identifier_str_mv (Broch.)
FARGASCH, Natalia Viana. Geração e vetorização de instruções de multiplicação e acumulação para processadores DSP SIMD. 2000. 81p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1589837. Acesso em: 14 mai. 2024.
url https://hdl.handle.net/20.500.12733/1589837
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/206097
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
81p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1799138354478972928

Registros relacionados