Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício

Detalhes bibliográficos
Autor(a) principal: Almeida, Cássio Roberto, 1985-
Data de Publicação: 2019
Tipo de documento: Tese
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1636541
Resumo: Orientador: José Alexandre Diniz
id UNICAMP-30_9dd362275a43127dc1cef84d26f8c20a
oai_identifier_str oai::1090348
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silícioFabrication and characterization of HBT, vertical MOSFET, JNT and TFET transistors based on III-V substrates with silicon nitride passivationNitreto de silícioTransistoresHeterojunçãoCrescimento epitaxialSemicondutores III-VSilicon NitrideTransistorsHeterojunctionEpitaxial GrowthIII-V SemiconductorsOrientador: José Alexandre DinizTese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de ComputaçãoResumo: Este trabalho apresenta a fabricação de transistores autoalinhados de tunelamento TFET (Tunnel Field-Effect Transistors), de efeito de campo VERTICAL-MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) e JNT (Junctionless Nanowire Transistor), e transistores de heterojunção n/p/n HBT (Heterojunction Bipolar Transistor), respectivamente, com passivação. Os dispositivos estão baseados em substratos crescidos epitaxialmente pela técnica de MOCVD (Metalorganic Chemical Vapor Deposition), bem como pela técnica de CBE (Chemical Beam Epitaxy) e, principalmente, fundamentados no método de passivação de superfícies semicondutoras III-V de substratos de arseneto de gálio (GaAs) e de heteroestruturas de fosfeto de gálio-índio sobre arseneto de gálio (InGaP/GaAs), que utiliza nitreto de silício (SiNx) depositado por ECR-CVD (Electron Cyclotron Resonance Chemical Vapor Deposition) e desenvolvido no Centro de Componentes Semicondutores e Nanotecnologias (CCSNano). Visando máxima redução da densidade de estados de superfícies semicondutoras para níveis menores que 1012cm-2, o processo de passivação, por conseguinte, objetiva reduzir a corrente de fuga nas regiões ativas dos transistores III-V fabricados. O uso do SiNx como agente passivador, vem possibilitar a construção de micro/nanoestruturas elétricas sobre substratos de III-V, visto as intensas pesquisas devido à alta densidade de estados na região da interface isolante-semicondutor. Como resultado da passivação dos dispositivos pelo nitreto de silício, obteve-se transistores HBT com ganhos máximos de corrente (IC/IB) de até 1,6x105; Vertical MOSFET com valores de Vth iguais a 125mV e fuga de corrente na ordem de 10nA; JNT controlados pela porta e com baixa corrente de fuga; assim como, transistores TFET apresentando altos valores de transcondutância máxima (GMMAX)/µm de aproximadamente 215µS/µm, Subthreshold Swing (SS) inferiores a 60mV/dec e a razão ION/IOF atingindo valores iguais a 1x107. Esses dados demonstram que o processo de passivação é eficiente e o nitreto de silício de alta qualidade, sendo completamente compatível com a tecnologia de fabricação de circuitos integradosAbstract: This work presents the fabrication of Tunnel Field-Effect Transistors (TFET), Vertical Metal-Oxide Semiconductor Field Effect Transistor (VERTICAL-MOSFET), Junctionless Nanowire Transistor (JNT), and Heterojunction Bipolar Transistor (HBT), respectively. The devices are based on substrates grown epitaxially by the MOCVD (Metalorganic Chemical Vapor Deposition) technique, as well as by the CBE (Chemical Beam Epitaxy) technique and mainly based on the passivation method of III-V semiconductor surfaces of (GaAs) and gallium-indium phosphide heterostructures on gallium arsenide (InGaP/GaAs), using silicon nitride (SiNx) deposited by ECR-CVD (Electron Cyclotron Resonance Chemical Vapor Deposition) and developed at the Center of Semiconductors Components and Nanotechnologies (CCSNano). In order to maximize the reduction of the density of semiconductor surface states to lower levels than 1012cm-2, the passivation process, therefore, aims to reduce the leakage current in the active regions of the manufactured III-V transistors. The use of SiNx as a passivating agent allows the construction of micro/nanostructures on III-V substrates since the investigations are intense due to the high defect density in the region of the insulator-semiconductor interface. As a result of the passivation of the devices by silicon nitride, we obtained HBT transistors with maximum current gains (IC/IB) of up to 1.6x105; Vertical MOSFET with Vth values equal to 125mV and current leakage in the order of 10nA; JNT controlled by the door and with low leakage current; as well as TFET transistors presenting high transconductance values (GMMAX)/?m of approximately 215?S/?m, Subthreshold Swing (SS) of less than 60mV/dec and the ION/IOF ratio reaching values equal to 1x107. These data demonstrate that the passivation process is efficient and the high quality of silicon nitride, being fully compatible with integrated circuit manufacturing technologyDoutoradoEletrônica, Microeletrônica e OptoeletrônicaDoutor em Engenharia ElétricaFAPESP2013/13983-2  [s.n.]Diniz, José Alexandre, 1964-Manêra, Leandro TiagoZoccal, Leonardo BreseghelloTeixeira, Ricardo CotrinYoshioka, Ricardo ToshinoriUniversidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASAlmeida, Cássio Roberto, 1985-20192019-01-31T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdf1 recurso online (120 p.) : il., digital, arquivo PDF.https://hdl.handle.net/20.500.12733/1636541ALMEIDA, Cássio Roberto. Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício. 2019. 1 recurso online (120 p.) Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1636541. Acesso em: 3 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/1090348Requisitos do sistema: Software para leitura de arquivo em PDFporreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2019-07-29T11:39:02Zoai::1090348Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2019-07-29T11:39:02Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
Fabrication and characterization of HBT, vertical MOSFET, JNT and TFET transistors based on III-V substrates with silicon nitride passivation
title Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
spellingShingle Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
Almeida, Cássio Roberto, 1985-
Nitreto de silício
Transistores
Heterojunção
Crescimento epitaxial
Semicondutores III-V
Silicon Nitride
Transistors
Heterojunction
Epitaxial Growth
III-V Semiconductors
title_short Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
title_full Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
title_fullStr Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
title_full_unstemmed Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
title_sort Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício
author Almeida, Cássio Roberto, 1985-
author_facet Almeida, Cássio Roberto, 1985-
author_role author
dc.contributor.none.fl_str_mv Diniz, José Alexandre, 1964-
Manêra, Leandro Tiago
Zoccal, Leonardo Breseghello
Teixeira, Ricardo Cotrin
Yoshioka, Ricardo Toshinori
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Almeida, Cássio Roberto, 1985-
dc.subject.por.fl_str_mv Nitreto de silício
Transistores
Heterojunção
Crescimento epitaxial
Semicondutores III-V
Silicon Nitride
Transistors
Heterojunction
Epitaxial Growth
III-V Semiconductors
topic Nitreto de silício
Transistores
Heterojunção
Crescimento epitaxial
Semicondutores III-V
Silicon Nitride
Transistors
Heterojunction
Epitaxial Growth
III-V Semiconductors
description Orientador: José Alexandre Diniz
publishDate 2019
dc.date.none.fl_str_mv 2019
2019-01-31T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1636541
ALMEIDA, Cássio Roberto. Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício. 2019. 1 recurso online (120 p.) Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1636541. Acesso em: 3 set. 2024.
url https://hdl.handle.net/20.500.12733/1636541
identifier_str_mv ALMEIDA, Cássio Roberto. Fabricação e caracterização de transistores HBT, vertical MOSFET, JNT e TFET baseados em substratos III-V com passivação por nitreto de silício. 2019. 1 recurso online (120 p.) Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1636541. Acesso em: 3 set. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/1090348
Requisitos do sistema: Software para leitura de arquivo em PDF
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
1 recurso online (120 p.) : il., digital, arquivo PDF.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809189145816334336

Registros relacionados