Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia

Detalhes bibliográficos
Autor(a) principal: Silva, Rogerio Sigrist
Data de Publicação: 2006
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1603849
Resumo: Orientador: Alice Maria B. H. Tokarnia
id UNICAMP-30_a699457d7c549964985ce8b21ccf285c
oai_identifier_str oai::387426
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latenciaAlgorithms for processors pipeline synthesis of embedded systems : cost, number of processors and latency minimizationSistemas embarcados (Computadores)Computadores canalizadosAgenda de execução (Administração) - Processamento de dadosEmbedded systemSchedulingPipelineOrientador: Alice Maria B. H. TokarniaDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de ComputaçãoResumo: Este trabalho descreve três algoritmos para a síntese de sistemas embutidos atendendo à restrição de desempenho representada pela taxa de chegada dos dados, através de uma estrutura de pipeline de processadores para execução das tarefas, ao mesmo tempo em que minimizam diferentes parâmetros de qualidade dos sistemas: número de processadores; custo e latência total. Os algoritmos realizam o particionamento hardware-software das tarefas, a alocação dos processadores, o mapeamento e escalonamento das tarefas. A alocação de processadores e o mapeamento e escalonamento de tarefas são problemas classificados como NP-Completo e, portanto, foram aplicados métodos heurísticos para suas resoluções. Como exemplos de aplicação são apresentados os pipelines sintetizados pelos algoritmos para grafos sintéticos e para um compressor de áudio digital (AC3). Os pipelines sintetizados atingem métricas de qualidade superiores a outros algoritmos publicadosAbstract: This work presents three heuristics for sinthesizing pipelined embedded systems that satisfy a throughput constraint derived from the maximum input data are adopting a pipeline structure of processors while minimizing system quality parameters: cost, number of processors, or number of stages. The algorithms perform tasks hardware-software partitioning, processors allocation and task mapping and scheduling. Since processors allocation and task mapping and scheduling are NP-Complete problems, heuristics methods were applied. The examples present the pipelines synthesized by the algorithms for large synthetic systems comparing the quality parameters minimization results and for a real audio compressor (AC3) application. The pipelines reached quality metrics higher than other published algorithmsMestradoEngenharia de ComputaçãoMestre em Engenharia Elétrica[s.n.]Tokarnia, Alice Maria Bastos Hubinger, 1958-Cruz, Sandra Lúcia daPannain, RicardoMagalhães, Mauricio FerreiraUniversidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASSilva, Rogerio Sigrist20062006-10-20T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf112p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1603849SILVA, Rogerio Sigrist. Algoritmos de sintese de Pipeline de processadores para sistemas embutidos: minimização de custos, numero de processadores e latencia. 2006. 112p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1603849. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/387426porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T04:43:07Zoai::387426Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T04:43:07Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
Algorithms for processors pipeline synthesis of embedded systems : cost, number of processors and latency minimization
title Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
spellingShingle Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
Silva, Rogerio Sigrist
Sistemas embarcados (Computadores)
Computadores canalizados
Agenda de execução (Administração) - Processamento de dados
Embedded system
Scheduling
Pipeline
title_short Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
title_full Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
title_fullStr Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
title_full_unstemmed Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
title_sort Algoritmos de sintese de Pipeline de processadores para sistemas embutidos : minimização de custos, numero de processadores e latencia
author Silva, Rogerio Sigrist
author_facet Silva, Rogerio Sigrist
author_role author
dc.contributor.none.fl_str_mv Tokarnia, Alice Maria Bastos Hubinger, 1958-
Cruz, Sandra Lúcia da
Pannain, Ricardo
Magalhães, Mauricio Ferreira
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Silva, Rogerio Sigrist
dc.subject.por.fl_str_mv Sistemas embarcados (Computadores)
Computadores canalizados
Agenda de execução (Administração) - Processamento de dados
Embedded system
Scheduling
Pipeline
topic Sistemas embarcados (Computadores)
Computadores canalizados
Agenda de execução (Administração) - Processamento de dados
Embedded system
Scheduling
Pipeline
description Orientador: Alice Maria B. H. Tokarnia
publishDate 2006
dc.date.none.fl_str_mv 2006
2006-10-20T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1603849
SILVA, Rogerio Sigrist. Algoritmos de sintese de Pipeline de processadores para sistemas embutidos: minimização de custos, numero de processadores e latencia. 2006. 112p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1603849. Acesso em: 2 set. 2024.
identifier_str_mv (Broch.)
SILVA, Rogerio Sigrist. Algoritmos de sintese de Pipeline de processadores para sistemas embutidos: minimização de custos, numero de processadores e latencia. 2006. 112p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1603849. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1603849
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/387426
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
112p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188955896152064

Registros relacionados