Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel

Detalhes bibliográficos
Autor(a) principal: Jara Perez, Marcelo Arturo
Data de Publicação: 1997
Tipo de documento: Tese
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1585399
Resumo: Orientador: Furio Damiani
id UNICAMP-30_c1b816098b9156dc9ee257615e67d607
oai_identifier_str oai::121115
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivelRedes neurais (Computação)Circuitos integrados digitaisComputadores - CircuitosArquitetura de computadorAlgoritmos paralelosOrientador: Furio DamianiTese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia EletricaResumo: Neste trabalho realiza-se o estudo do algoritmo SOFM (Self-Organizing Feature Map) para a sua Implementação em circuitos digitais ASIC VLSI. Foram projetados e construídos 2 chips: o primeiro implementa uma célula da rede neural e o segundo o bloco WTA (Winner-takes-All). O sistema foi inicialmente simulado com uma linguagem procedural (ANSI-C), construindo-se um programa com interface gráfica para plataforma UNIX. Posteriormente, foi realizada uma descrição em alto nível usando a linguagem VHDL (Very high-speed circuits Hardware Description Language). Em seguida, a descrição foi feita a nível RTL (Register Transfer LeveI) e o circuito foi sintetizado e otimizado seguindo uma metodologia Top-Down. Os circuitos foram implementados em tecnologia digital usando um processo CMOS de 1,2 microns para as células e de 0,8 microns para o bloco WTA. Esses circuitos foram objeto de testes e verificação funcional, para avaliação de seu desempenho. Os resultados permitiram verificar a validade da metodologia Top-Down para o projeto de sistema:; eletrônicos complexos. A frequência máxima de operação das células excede 20 MHz e a do bloco WTA excede 50 MHz. A dissipação de potência para 20 MHz foi de aproximadamente 50 mW para uma célula. Todos os circuitos foram implementados usando ferramentas de projetos(CAD-EDA)da Mentor-Graphics Co,e bibliotecas std-cells CMOS AMS. Observaram-se algumas diferenças entre os resultados das simulações e as medidas experimentaisAbstract: : A Kohonen-based (SOFM - Self-Organizing Feature Map ) artificial neural network was simulated, modelated and hardware implemented in a VLSI circuit. A Top-Down methodological approach was used by using ANSI-C and VHDL (Very High Speed Circuits, Hardware Description Language). The original SOFM algorithm was lightly modified for customizing to the hardware implementation requirements. After a high-level modeling and simulation, a fully-digital VLSI Neuroprocessor chip prototype was designed and manufactured in a CMOS 1.2microns technology. Most of the circuits structures of Neuron were automatically generated from a VHDL RTL description using automatic synthesis, the others were obtained trough conventional schematics procedure. After functional verification, the resulting circuits were optimizated (drived by silicon area minimization) and mappe d to the AMS technology, a 2-level metal process from Austria Mikro Systeme. The Neuron cell has 6 bi-directional 3-bits capability connections, used for neighbours communication, Allowing to implement a hexagonal type dynamic Nc(t) neighbourhood. Both Nc(t) radio and gain Alfa function may be programmed by using a set of registers, allowing high flexibility for studying different SOFM algorithm convergence conditions. A second chip was designed and manufacture dusing a AMS CMOS0.8 microns technology for implementing a competitive on-chip learning. This circuit is part of a WTA (Winner-Takes-All) block used for determine a winner cell in each epoch of the self-organized training phase. Some differences were observed after comparing measures and simulation resultsDoutoradoDoutor em Engenharia Elétrica[s.n.]Damiani, Furio, 1943-2016Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia ElétricaPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASJara Perez, Marcelo Arturo19971997-08-04T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdf155f. : il.https://hdl.handle.net/20.500.12733/1585399JARA PEREZ, Marcelo Arturo. Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel. 1997. 155f. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1585399. Acesso em: 2 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/121115porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2014-04-18T10:16:25Zoai::121115Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2014-04-18T10:16:25Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
title Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
spellingShingle Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
Jara Perez, Marcelo Arturo
Redes neurais (Computação)
Circuitos integrados digitais
Computadores - Circuitos
Arquitetura de computador
Algoritmos paralelos
title_short Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
title_full Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
title_fullStr Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
title_full_unstemmed Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
title_sort Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel
author Jara Perez, Marcelo Arturo
author_facet Jara Perez, Marcelo Arturo
author_role author
dc.contributor.none.fl_str_mv Damiani, Furio, 1943-2016
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Jara Perez, Marcelo Arturo
dc.subject.por.fl_str_mv Redes neurais (Computação)
Circuitos integrados digitais
Computadores - Circuitos
Arquitetura de computador
Algoritmos paralelos
topic Redes neurais (Computação)
Circuitos integrados digitais
Computadores - Circuitos
Arquitetura de computador
Algoritmos paralelos
description Orientador: Furio Damiani
publishDate 1997
dc.date.none.fl_str_mv 1997
1997-08-04T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1585399
JARA PEREZ, Marcelo Arturo. Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel. 1997. 155f. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1585399. Acesso em: 2 set. 2024.
url https://hdl.handle.net/20.500.12733/1585399
identifier_str_mv JARA PEREZ, Marcelo Arturo. Projeto e implementação em VLSI de uma rede neural auto-organizavel usando sintese automatica de auto nivel. 1997. 155f. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1585399. Acesso em: 2 set. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/121115
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
155f. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809188804001529856

Registros relacionados