Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício

Detalhes bibliográficos
Autor(a) principal: Pinotti, Luís Francisco, 1992-
Data de Publicação: 2019
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1636706
Resumo: Orientador: José Alexandre Diniz
id UNICAMP-30_e4b7d1b11977647d4060b98b8286de96
oai_identifier_str oai::1090931
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silícioFabrication and characterization of vertical devices in the same pilar structure on silicon substrateSilícioMateriais e dispositivos semicondutoresTransistores de efeito de campo de semicondutores de óxido metálicoTransistoresTransistores de efeito de campoSiliconSemiconductor materials and devicesField effect transistors of metal oxide semiconductorsTransistorsField effect transistorsOrientador: José Alexandre DinizDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de ComputaçãoResumo: Transistores verticais vêm sendo fabricados com comprimentos de canais menores que 100nm, sem processos litográficos com dimensões sub-micrométricas e nanométricas, usadas na fabricação dos atuais dispositivos com dimensões de 10nm. Este trabalho apresenta uma estrutura de pilar de silício contendo dois dispositivos verticais MOS (Metal-Óxido-Semicondutor) com dupla porta. Um MOSFET (MOS Field-Effect Transistor) e um similar ao funcionamento de um TFET (Tunneling FET). As regiões abruptas n+ de fonte e dreno no pilar vertical (p-Si) são obtidas a partir de implantações sequenciais de íons 31P+ (energias de 100, 50 e 25keV) e de Recozimento Térmico Rápido (RTA - Rapid Thermal Annealing). A região abrupta do dreno no pilar p-Si permite o controle vertical do comprimento do canal de condução do MOSFET (70nm entre fonte e dreno). Dentro do canal, na transição entre a junção n+/p, pode-se prever por simulação Synopsys uma região dopada com concentrações menores que 1015 dopantes/cm3. Essa região, que será denominada "quase intrínseca" (i), devido às baixas concentrações (entre 1014 e 1015 cm-3), apresenta um comprimento entre 2nm e 20nm respectivamente, obtendo-se assim uma estrutura n+/i/p, importante para o funcionamento de um dispositivo baseado em tunelamento. Este dispositivo, como apresenta o efeito de campo aplicado pela dupla porta utilizando uma estrutura n+/i/p, tem comportamento similar ao TFET. Então, será denominado STFET, sendo o S de similar. Os MOSFETs e STFETs, que foram fabricados com porta de Al, apresentaram os melhores resultados - Ion de 1mA, gm de 900µS e razão (Ion/Ioff) de 107 - em relação ao melhor desempenho no regime de condução. Entretanto, ambos os dispositivos, fabricados com TiN, apresentaram melhor desempenho relacionado a perdas e/ou correntes de fuga (Ioff de 36pA). É importante notar que o uso alternado no mesmo pilar de silício para os dispositivos MOSFET ou STFET pode ser adequado para as aplicações nas quais são necessárias operações de alta e baixa potência, respectivamenteAbstract: Vertical transistors have been fabricated with channel lengths smaller than 100nm, without lithographic processes with sub-micrometric and nanometric dimensions, which are used for fabrication of the current devices with 10nm dimensions. This work presents a silicon pillar structure containing two MOS (Metal-Oxide-Semiconductor) devices with double gate. One MOSFET (MOS Field-Effect Transistor) and one similar to the operation of a TFET (Tunneling FET). The abrupt n+ regions of source and drain in the p-Si vertical pillar are obtained from sequential 31P+ ion implantations (energies of 100, 50 and 25keV) and Rapid Thermal Annealing (RTA). The abrupt drain region in the p-Si pillar allows the vertical control of conduction channel length of the MOSFET device (70nm between source and drain). Within the channel, at the transition between the n+/p junction, one can predict by Synopsys simulation a doped region with concentrations less than 1015 dopants/cm3. This region, which will be called "almost intrinsic" (i), due to the low concentrations (between 1014 and 1015 cm-3), has a length between 2nm and 20nm respectively, thus obtaining a structure n+/i/p, important for the operation of a device based on tunneling. This device, as it presents the field effect applied by the double gate using a n+/i/p structure, behaves similarly to TFET, so it will be called STFET, with S being similar. The MOSFETs and STFETs, which were fabricated with Al gate, have presented the better results - Ion of 1mA, g of 900µS and (Ion/Ioff) ratio of 107 - related to higher performance in conduction regime. However, both devices, fabricated with TiN, have presented higher performance related to leakage and/or off current (Ioff of 36pA). It is important to notice that the alternating use at the same silicon pillar for the both MOSFET or STFET devices can be suitable to the applications in which are necessary high and low power operations, respectivelyMestradoEletrônica, Microeletrônica e OptoeletrônicaMestre em Engenharia ElétricaCNPQ134844/2016-5FAPESP[s.n.]Diniz, José Alexandre, 1964-Manêra, Leandro TiagoDer Agopian, Paula GhediniUniversidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de ComputaçãoPrograma de Pós-Graduação em Engenharia ElétricaUNIVERSIDADE ESTADUAL DE CAMPINASPinotti, Luís Francisco, 1992-20192019-03-26T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf1 recurso online (115 p.) : il., digital, arquivo PDF.https://hdl.handle.net/20.500.12733/1636706PINOTTI, Luís Francisco. Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício. 2019. 1 recurso online (115 p.) Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1636706. Acesso em: 3 set. 2024.https://repositorio.unicamp.br/acervo/detalhe/1090931Requisitos do sistema: Software para leitura de arquivo em PDFporreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2021-07-20T14:17:15Zoai::1090931Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2021-07-20T14:17:15Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
Fabrication and characterization of vertical devices in the same pilar structure on silicon substrate
title Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
spellingShingle Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
Pinotti, Luís Francisco, 1992-
Silício
Materiais e dispositivos semicondutores
Transistores de efeito de campo de semicondutores de óxido metálico
Transistores
Transistores de efeito de campo
Silicon
Semiconductor materials and devices
Field effect transistors of metal oxide semiconductors
Transistors
Field effect transistors
title_short Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
title_full Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
title_fullStr Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
title_full_unstemmed Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
title_sort Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício
author Pinotti, Luís Francisco, 1992-
author_facet Pinotti, Luís Francisco, 1992-
author_role author
dc.contributor.none.fl_str_mv Diniz, José Alexandre, 1964-
Manêra, Leandro Tiago
Der Agopian, Paula Ghedini
Universidade Estadual de Campinas (UNICAMP). Faculdade de Engenharia Elétrica e de Computação
Programa de Pós-Graduação em Engenharia Elétrica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Pinotti, Luís Francisco, 1992-
dc.subject.por.fl_str_mv Silício
Materiais e dispositivos semicondutores
Transistores de efeito de campo de semicondutores de óxido metálico
Transistores
Transistores de efeito de campo
Silicon
Semiconductor materials and devices
Field effect transistors of metal oxide semiconductors
Transistors
Field effect transistors
topic Silício
Materiais e dispositivos semicondutores
Transistores de efeito de campo de semicondutores de óxido metálico
Transistores
Transistores de efeito de campo
Silicon
Semiconductor materials and devices
Field effect transistors of metal oxide semiconductors
Transistors
Field effect transistors
description Orientador: José Alexandre Diniz
publishDate 2019
dc.date.none.fl_str_mv 2019
2019-03-26T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1636706
PINOTTI, Luís Francisco. Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício. 2019. 1 recurso online (115 p.) Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1636706. Acesso em: 3 set. 2024.
url https://hdl.handle.net/20.500.12733/1636706
identifier_str_mv PINOTTI, Luís Francisco. Fabricação e caracterização de dispositivos verticais na mesma estrutura de pilar em substrato de silício. 2019. 1 recurso online (115 p.) Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1636706. Acesso em: 3 set. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/1090931
Requisitos do sistema: Software para leitura de arquivo em PDF
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
1 recurso online (115 p.) : il., digital, arquivo PDF.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1809189146104692736

Registros relacionados