Proposta de uma arquitetura de processamento de sinais utilizando FPGA

Detalhes bibliográficos
Autor(a) principal: Pagano, Danilo Morais
Data de Publicação: 2012
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1617796
Resumo: Orientador: Eurípedes Guilherme de Oliveira Nóbrega
id UNICAMP-30_ec311f8c53edebd37325dd7f4f13ffdf
oai_identifier_str oai::858941
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling Proposta de uma arquitetura de processamento de sinais utilizando FPGAProposal to an architecture for signal processing using FPGAProcessamento de sinais - Técnicas digitaisTransformadas de FourierFPGA (Arranjo de Lógica Programável em Campo)Fourier transformFPGADigital signal processingOrientador: Eurípedes Guilherme de Oliveira NóbregaDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia MecânicaResumo: Esta dissertação apresenta um sistema para processamento digital de sinais através de dispositivos de hardware reconfigurável. Uma implementação do algoritmo FFT foi adotada como meio para avaliar o desempenho da arquitetura proposta para o sistema. O processamento digital de sinais tradicionalmente tem um alto custo computacional, pois os algoritmos são implementados em software, o que pode não atender as restrições de tempo de aplicações reais. O objetivo principal deste trabalho é desenvolver uma arquitetura para adquirir os sinais através de módulos de aquisição de dados distribuídos em uma rede e processá-los usando um FPGA. Um microcontrolador da FreeScale Semiconductors'MARCA REGISTRADA' foi adotado como módulo de aquisição de dados, executando um sistema operacional de tempo real (RTOS) para garantir os requisitos temporais. Foi implementado o processador soft-core NIOS 2 da Altera'MARCA REGISTRADA' executando também um RTOS com recursos de comunicação em rede, incluindo um periférico escrito em VHDL para o processamento da FFT usando uma estrutura de pipeline baseada em estágios e comunicação direta ao barramento do processador. A versão em hardware do algoritmo obteve uma redução de até 2000 vezes no tempo de processamento da FFT comparado com a mesma versão implementada em software, alcançando um tempo de processamento de 3.9 microssegundos para sinais discretizados em 256 pontos, quando usado 100MHz de clock. A quantidade de pontos pode ser facilmente aumentada alterando-se apenas o núcleo do periférico desenvolvido, e os resultados permitem adotar a arquitetura proposta para aplicações em tempo real de processamento digital de sinaisAbstract: This work presents a digital signal processing system based on reconfigurable hardware. Implementation of the FFT algorithm is used as a mean to assess the adopted configuration performance. Digital signal processing algorithms are in general software implemented, incurring high computational cost, which may not attend the real-time constraints of real applications. The main objective of this work is to develop an FPGA based architecture to process signals acquired through a distributed network of data acquisition modules. A microcontroller from FreeScale Semiconductors'TRADE MARK' was adopted as data acquisition module, running a real-time operating system (RTOS) to guarantee timing requirements. The soft-core processor NIOS 2 from Altera'TRADE MARK' , also running an RTOS with network communication capabilities, was implemented including a peripheral module written in VHDL for the computation of the FFT, which uses a pipeline-based stage structure and directly communicates with the processor bus. The hardware version of the algorithm achieved a reduction up to 2000 times in the FFT processing time compared to the same version implemented in software, reaching a processing time of 3.9 microseconds for 256 points sampled signals when using 100MHz of clock. The number of points can be easily increased just changing the core of the developed peripheral module, and the results permit to expect adequate real-time application of digital signal processing adopting the proposed configurationMestradoMecânica dos Sólidos e Projeto MecânicoMestre em Engenharia Mecânica[s.n.]Nóbrega, Eurípedes Guilherme de Oliveira, 1950-Tatsch, Peter JürgenFerreira, Luiz Otavio SaraivaUniversidade Estadual de Campinas. Faculdade de Engenharia MecânicaPrograma de Pós-Graduação em Engenharia MecânicaUNIVERSIDADE ESTADUAL DE CAMPINASPagano, Danilo Morais2012info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf129 p. : il.https://hdl.handle.net/20.500.12733/1617796PAGANO, Danilo Morais. Proposta de uma arquitetura de processamento de sinais utilizando FPGA. 2012. 129 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1617796. Acesso em: 15 mai. 2024.https://repositorio.unicamp.br/acervo/detalhe/858941porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T06:37:50Zoai::858941Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T06:37:50Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv Proposta de uma arquitetura de processamento de sinais utilizando FPGA
Proposal to an architecture for signal processing using FPGA
title Proposta de uma arquitetura de processamento de sinais utilizando FPGA
spellingShingle Proposta de uma arquitetura de processamento de sinais utilizando FPGA
Pagano, Danilo Morais
Processamento de sinais - Técnicas digitais
Transformadas de Fourier
FPGA (Arranjo de Lógica Programável em Campo)
Fourier transform
FPGA
Digital signal processing
title_short Proposta de uma arquitetura de processamento de sinais utilizando FPGA
title_full Proposta de uma arquitetura de processamento de sinais utilizando FPGA
title_fullStr Proposta de uma arquitetura de processamento de sinais utilizando FPGA
title_full_unstemmed Proposta de uma arquitetura de processamento de sinais utilizando FPGA
title_sort Proposta de uma arquitetura de processamento de sinais utilizando FPGA
author Pagano, Danilo Morais
author_facet Pagano, Danilo Morais
author_role author
dc.contributor.none.fl_str_mv Nóbrega, Eurípedes Guilherme de Oliveira, 1950-
Tatsch, Peter Jürgen
Ferreira, Luiz Otavio Saraiva
Universidade Estadual de Campinas. Faculdade de Engenharia Mecânica
Programa de Pós-Graduação em Engenharia Mecânica
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Pagano, Danilo Morais
dc.subject.por.fl_str_mv Processamento de sinais - Técnicas digitais
Transformadas de Fourier
FPGA (Arranjo de Lógica Programável em Campo)
Fourier transform
FPGA
Digital signal processing
topic Processamento de sinais - Técnicas digitais
Transformadas de Fourier
FPGA (Arranjo de Lógica Programável em Campo)
Fourier transform
FPGA
Digital signal processing
description Orientador: Eurípedes Guilherme de Oliveira Nóbrega
publishDate 2012
dc.date.none.fl_str_mv 2012
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/20.500.12733/1617796
PAGANO, Danilo Morais. Proposta de uma arquitetura de processamento de sinais utilizando FPGA. 2012. 129 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1617796. Acesso em: 15 mai. 2024.
url https://hdl.handle.net/20.500.12733/1617796
identifier_str_mv PAGANO, Danilo Morais. Proposta de uma arquitetura de processamento de sinais utilizando FPGA. 2012. 129 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1617796. Acesso em: 15 mai. 2024.
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/858941
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
129 p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1799138497095794688

Registros relacionados