Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis
Autor(a) principal: | |
---|---|
Data de Publicação: | 2022 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Institucional da UNESP |
Texto Completo: | http://hdl.handle.net/11449/238217 |
Resumo: | O problema de planejamento de layout de um circuito VLSI (Very Large Scale Integration), chamado de floorplanning, consiste no processo de determinar a localização física de módulos retangulares e interconectá-los dentro dos limites do chip, otimizando recursos. Com forte característica geométrica, este problema pode ser abordado como um problema de empacotamento de retângulos flexíveis. Neste problema, é preciso definir as posições de módulos em uma área de alocação sem que haja sobreposição, além de decidir as dimensões de cada módulo, que podem ser ajustadas dentro de uma proporção predefinida, e de modo a minimizar o comprimento de fio utilizado para conectar os módulos entre si. Devido ao grande número de variáveis envolvidas, este problema é difícil de ser solucionado e, obter soluções exatas, implica em alta complexidade computacional. Desta forma, métodos heurísticos são comumente utilizados na tentativa de obter boas soluções em tempos viáveis. Para resolver o problema de planejamento de circuitos VLSI de maneira eficiente, um modelo matemático, uma abordagem matheurística e uma meta-heurística BRKGA (Biased Random-Key Genetic Algorithm) são propostos neste trabalho. O modelo matemático é utilizado em ambas as abordagens heurísticas de forma iterativa e com uma estratégia de janela deslizante, resolvendo o problema parcialmente para reduzir a dificuldade computacional do problema original. O desempenho dos métodos propostos foi avaliado a partir de testes computacionais com instâncias MCNC (Microelectronics Center of North Carolina) na linguagem de programação C++ com o solver CPLEX. Resultados dos experimentos computacionais demonstraram grande potencial de obtenção de soluções satisfatórias pelos métodos, principalmente na abordagem BRKGA combinada com o procedimento de janela deslizante. |
id |
UNSP_1c68ccc663f6761ee6072762f734e8a2 |
---|---|
oai_identifier_str |
oai:repositorio.unesp.br:11449/238217 |
network_acronym_str |
UNSP |
network_name_str |
Repositório Institucional da UNESP |
repository_id_str |
2946 |
spelling |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveisHeuristics for floorplanning VLSI circuits as a packing problem with soft rectangleProblema de empacotamentoRetângulos flexíveisMatheurísticaBRKGAFloorplanning VLSIPackaging problemSoft rectanglesMatheuristicsO problema de planejamento de layout de um circuito VLSI (Very Large Scale Integration), chamado de floorplanning, consiste no processo de determinar a localização física de módulos retangulares e interconectá-los dentro dos limites do chip, otimizando recursos. Com forte característica geométrica, este problema pode ser abordado como um problema de empacotamento de retângulos flexíveis. Neste problema, é preciso definir as posições de módulos em uma área de alocação sem que haja sobreposição, além de decidir as dimensões de cada módulo, que podem ser ajustadas dentro de uma proporção predefinida, e de modo a minimizar o comprimento de fio utilizado para conectar os módulos entre si. Devido ao grande número de variáveis envolvidas, este problema é difícil de ser solucionado e, obter soluções exatas, implica em alta complexidade computacional. Desta forma, métodos heurísticos são comumente utilizados na tentativa de obter boas soluções em tempos viáveis. Para resolver o problema de planejamento de circuitos VLSI de maneira eficiente, um modelo matemático, uma abordagem matheurística e uma meta-heurística BRKGA (Biased Random-Key Genetic Algorithm) são propostos neste trabalho. O modelo matemático é utilizado em ambas as abordagens heurísticas de forma iterativa e com uma estratégia de janela deslizante, resolvendo o problema parcialmente para reduzir a dificuldade computacional do problema original. O desempenho dos métodos propostos foi avaliado a partir de testes computacionais com instâncias MCNC (Microelectronics Center of North Carolina) na linguagem de programação C++ com o solver CPLEX. Resultados dos experimentos computacionais demonstraram grande potencial de obtenção de soluções satisfatórias pelos métodos, principalmente na abordagem BRKGA combinada com o procedimento de janela deslizante.The floorplanning problem of a VLSI (Very Large Scale Integration) circuit is the process of determining the physical location of rectangular modules and interconnecting them within the chip limits, optimizing resources. With strong geometric characteristics, this problem can be approached as a flexible rectangle packing problem. In this problem, it is necessary to define the positions of modules in an allocation area without overlapping, in addition to deciding the dimensions of each module, which can be adjusted within a predefined proportion, in order to minimize the wire length used for connecting the modules together. Due to the large number of variables involved, this problem is difficult to solve, and obtaining exact solutions implies high computational complexity. In this way, heuristic methods are commonly used in an attempt to obtain good solutions in feasible times. To efficiently solve the VLSI circuit planning problem, a mathematical model, a matheuristic approach, and a BRKGA (Biased Random-Key Genetic Algorithm) are proposed in this work. The mathematical model is used in both heuristic approaches in an iterative way and with a sliding window strategy, solving the problem partially to reduce the computational difficulty of the original problem. The performance of the proposed methods was evaluated from computational tests with MCNC instances (Microelectronics Center of North Carolina) in the C++ programming language with the CPLEX solver. Results of computational experiments showed great potential for obtaining satisfactory solutions by the methods, mainly in the BRKGA approach combined with the sliding window procedure.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)Universidade Estadual Paulista (Unesp)Cherri, Adriana Cristina [UNESP]Rodrigues, Carlos DiegoUniversidade Estadual Paulista (Unesp)Pavanello, Leticia Leite2022-12-15T13:59:14Z2022-12-15T13:59:14Z2022-10-27info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://hdl.handle.net/11449/23821733004056086P6porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESP2024-06-28T19:04:46Zoai:repositorio.unesp.br:11449/238217Repositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestopendoar:29462024-08-05T14:20:03.148850Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false |
dc.title.none.fl_str_mv |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis Heuristics for floorplanning VLSI circuits as a packing problem with soft rectangle |
title |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis |
spellingShingle |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis Pavanello, Leticia Leite Problema de empacotamento Retângulos flexíveis Matheurística BRKGA Floorplanning VLSI Packaging problem Soft rectangles Matheuristics |
title_short |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis |
title_full |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis |
title_fullStr |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis |
title_full_unstemmed |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis |
title_sort |
Heurísticas para o floorplanning de circuitos VLSI como um problema de empacotamento de retângulos flexíveis |
author |
Pavanello, Leticia Leite |
author_facet |
Pavanello, Leticia Leite |
author_role |
author |
dc.contributor.none.fl_str_mv |
Cherri, Adriana Cristina [UNESP] Rodrigues, Carlos Diego Universidade Estadual Paulista (Unesp) |
dc.contributor.author.fl_str_mv |
Pavanello, Leticia Leite |
dc.subject.por.fl_str_mv |
Problema de empacotamento Retângulos flexíveis Matheurística BRKGA Floorplanning VLSI Packaging problem Soft rectangles Matheuristics |
topic |
Problema de empacotamento Retângulos flexíveis Matheurística BRKGA Floorplanning VLSI Packaging problem Soft rectangles Matheuristics |
description |
O problema de planejamento de layout de um circuito VLSI (Very Large Scale Integration), chamado de floorplanning, consiste no processo de determinar a localização física de módulos retangulares e interconectá-los dentro dos limites do chip, otimizando recursos. Com forte característica geométrica, este problema pode ser abordado como um problema de empacotamento de retângulos flexíveis. Neste problema, é preciso definir as posições de módulos em uma área de alocação sem que haja sobreposição, além de decidir as dimensões de cada módulo, que podem ser ajustadas dentro de uma proporção predefinida, e de modo a minimizar o comprimento de fio utilizado para conectar os módulos entre si. Devido ao grande número de variáveis envolvidas, este problema é difícil de ser solucionado e, obter soluções exatas, implica em alta complexidade computacional. Desta forma, métodos heurísticos são comumente utilizados na tentativa de obter boas soluções em tempos viáveis. Para resolver o problema de planejamento de circuitos VLSI de maneira eficiente, um modelo matemático, uma abordagem matheurística e uma meta-heurística BRKGA (Biased Random-Key Genetic Algorithm) são propostos neste trabalho. O modelo matemático é utilizado em ambas as abordagens heurísticas de forma iterativa e com uma estratégia de janela deslizante, resolvendo o problema parcialmente para reduzir a dificuldade computacional do problema original. O desempenho dos métodos propostos foi avaliado a partir de testes computacionais com instâncias MCNC (Microelectronics Center of North Carolina) na linguagem de programação C++ com o solver CPLEX. Resultados dos experimentos computacionais demonstraram grande potencial de obtenção de soluções satisfatórias pelos métodos, principalmente na abordagem BRKGA combinada com o procedimento de janela deslizante. |
publishDate |
2022 |
dc.date.none.fl_str_mv |
2022-12-15T13:59:14Z 2022-12-15T13:59:14Z 2022-10-27 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/11449/238217 33004056086P6 |
url |
http://hdl.handle.net/11449/238217 |
identifier_str_mv |
33004056086P6 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidade Estadual Paulista (Unesp) |
publisher.none.fl_str_mv |
Universidade Estadual Paulista (Unesp) |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UNESP instname:Universidade Estadual Paulista (UNESP) instacron:UNESP |
instname_str |
Universidade Estadual Paulista (UNESP) |
instacron_str |
UNESP |
institution |
UNESP |
reponame_str |
Repositório Institucional da UNESP |
collection |
Repositório Institucional da UNESP |
repository.name.fl_str_mv |
Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP) |
repository.mail.fl_str_mv |
|
_version_ |
1808128348802514944 |