Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL

Detalhes bibliográficos
Autor(a) principal: Gonçalves, Flávio Alessandro Serrão [UNESP]
Data de Publicação: 2005
Tipo de documento: Tese
Idioma: por
Título da fonte: Repositório Institucional da UNESP
Texto Completo: http://hdl.handle.net/11449/100373
Resumo: Este trabalho apresenta a análise, projeto e implementação de um pré-regulador retificador boost formado por células de potência entrelaçadas (interleaving), empregando técnicas de comutação não dissipativa, operando no modo de condução crítica, e controlado por dispositivo FPGA (Field Programmable Gate Array). Células de comutação não dissipativa com corrente nula (ZCS - Zero Current Switching) são utilizadas para proporcionar condições para minimização das perdas durante a entrada em condução e bloqueio dos interruptores e dos diodos boost. As células de comutação não dissipativa do tipo ZCS operam na região de fronteira entre os modos de condução contínua e descontínua, denominado como modo de condução crítica, eliminando-se as desvantagens relacionadas com os efeitos da recuperação reversa dos diodos boost operando no modo de condução contínua, especificamente, perdas adicionais (devidas à recuperação reversa) e problemas de interferências eletromagnéticas (EMI - Electromagnetic Interference). Adicionalmente, devido à técnica de interleaving, as principais vantagens apresentadas pelo retificador incluem a redução da amplitude do ripple da corrente de entrada, a redução da amplitude do ripple de alta freqüência da tensão de saída, a possibilidade da utilização de semicondutores que apresentem menores capacidades de corrente e tensão, reduzido volume do filtro de EMI requerido, elevado fator de potência e reduzida distorção harmônica total (DHT) na corrente de entrada, em conformidade com a norma IEC61000-3-2. O controle digital foi desenvolvido empregando linguagem de descrição de hardware (VHDL - Hardware Description Language) e implementada utilizando o dispositivo FPGA XC2S200E-SpartanII-E/Xilinx. As análises teóricas, a modelagem para as técnicas digitais, as metodologias de projeto e exemplos...
id UNSP_e54873143e8dfc23acfa8fd780f33262
oai_identifier_str oai:repositorio.unesp.br:11449/100373
network_acronym_str UNSP
network_name_str Repositório Institucional da UNESP
repository_id_str 2946
spelling Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDLConversores de corrente eletricaEletronica de potenciaFator de potenciaRetificadores de semicondutoresSistemas de controle digitalEste trabalho apresenta a análise, projeto e implementação de um pré-regulador retificador boost formado por células de potência entrelaçadas (interleaving), empregando técnicas de comutação não dissipativa, operando no modo de condução crítica, e controlado por dispositivo FPGA (Field Programmable Gate Array). Células de comutação não dissipativa com corrente nula (ZCS - Zero Current Switching) são utilizadas para proporcionar condições para minimização das perdas durante a entrada em condução e bloqueio dos interruptores e dos diodos boost. As células de comutação não dissipativa do tipo ZCS operam na região de fronteira entre os modos de condução contínua e descontínua, denominado como modo de condução crítica, eliminando-se as desvantagens relacionadas com os efeitos da recuperação reversa dos diodos boost operando no modo de condução contínua, especificamente, perdas adicionais (devidas à recuperação reversa) e problemas de interferências eletromagnéticas (EMI - Electromagnetic Interference). Adicionalmente, devido à técnica de interleaving, as principais vantagens apresentadas pelo retificador incluem a redução da amplitude do ripple da corrente de entrada, a redução da amplitude do ripple de alta freqüência da tensão de saída, a possibilidade da utilização de semicondutores que apresentem menores capacidades de corrente e tensão, reduzido volume do filtro de EMI requerido, elevado fator de potência e reduzida distorção harmônica total (DHT) na corrente de entrada, em conformidade com a norma IEC61000-3-2. O controle digital foi desenvolvido empregando linguagem de descrição de hardware (VHDL - Hardware Description Language) e implementada utilizando o dispositivo FPGA XC2S200E-SpartanII-E/Xilinx. As análises teóricas, a modelagem para as técnicas digitais, as metodologias de projeto e exemplos...This work presents the analysis, design and implementation of a single-phase high power factor boost rectifier composed of power cells in interleave connection, operating in critical conduction mode, employing a soft-switching technique, and controlled by a Field Programmable Gate Array (FPGA) device. Zero-Current-Switching (ZCS) cells are used to provide conditions for non-dissipative commutations during the switches' and boost diodes' turn-on and turn-off. The ZCS cells operate at the boundary of continuous and discontinuous modes, designated as critical conduction mode, eliminating the disadvantages related recovery effects of boost diodes operated in continuous conduction mode, namely: additional losses, and electromagnetic interference (EMI) problems. In addition, due to the interleaving technique, the rectifier's features include the reduction in the input current ripple, the reduction in the output voltage high-frequency ripple, and the use of semiconductor devices with lower breakdown voltages and forward currents, low volume for the EMI input filter, high input power factor, and low total harmonic distortion (THD) in the input current, in compliance with the IEC61000-3-2 standards. The digital controller has been developed using a hardware description language (VHDL) and implemented using the XC2S200E-SpartanII-E/Xilinx FPGA device. Theoretical analyses, modeling for digital control, design methodologies and examples are presented. Laboratorial prototypes were implemented in order to provide the validation of proposed converter. Additionally, the experimental results are obtained from prototypes composed of two and four interleaved cells, rated at 1kW and 2kW, respectively.Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP)Universidade Estadual Paulista (Unesp)Canesin, Carlos Alberto [UNESP]Universidade Estadual Paulista (Unesp)Gonçalves, Flávio Alessandro Serrão [UNESP]2014-06-11T19:30:52Z2014-06-11T19:30:52Z2005-10-27info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisxxxiii, 242 f. : il. (algumas color.)application/pdfGONÇALVES, Flávio Alessandro Serrão. Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL. 2005. xxxiii, 242 f. Tese (doutorado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2005.http://hdl.handle.net/11449/100373000436582goncalves_fas_dr_ilha.pdf33004099080P06427185658143370Alephreponame:Repositório Institucional da UNESPinstname:Universidade Estadual Paulista (UNESP)instacron:UNESPporinfo:eu-repo/semantics/openAccess2024-08-05T17:59:00Zoai:repositorio.unesp.br:11449/100373Repositório InstitucionalPUBhttp://repositorio.unesp.br/oai/requestopendoar:29462024-08-05T17:59Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)false
dc.title.none.fl_str_mv Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
title Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
spellingShingle Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
Gonçalves, Flávio Alessandro Serrão [UNESP]
Conversores de corrente eletrica
Eletronica de potencia
Fator de potencia
Retificadores de semicondutores
Sistemas de controle digital
title_short Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
title_full Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
title_fullStr Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
title_full_unstemmed Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
title_sort Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL
author Gonçalves, Flávio Alessandro Serrão [UNESP]
author_facet Gonçalves, Flávio Alessandro Serrão [UNESP]
author_role author
dc.contributor.none.fl_str_mv Canesin, Carlos Alberto [UNESP]
Universidade Estadual Paulista (Unesp)
dc.contributor.author.fl_str_mv Gonçalves, Flávio Alessandro Serrão [UNESP]
dc.subject.por.fl_str_mv Conversores de corrente eletrica
Eletronica de potencia
Fator de potencia
Retificadores de semicondutores
Sistemas de controle digital
topic Conversores de corrente eletrica
Eletronica de potencia
Fator de potencia
Retificadores de semicondutores
Sistemas de controle digital
description Este trabalho apresenta a análise, projeto e implementação de um pré-regulador retificador boost formado por células de potência entrelaçadas (interleaving), empregando técnicas de comutação não dissipativa, operando no modo de condução crítica, e controlado por dispositivo FPGA (Field Programmable Gate Array). Células de comutação não dissipativa com corrente nula (ZCS - Zero Current Switching) são utilizadas para proporcionar condições para minimização das perdas durante a entrada em condução e bloqueio dos interruptores e dos diodos boost. As células de comutação não dissipativa do tipo ZCS operam na região de fronteira entre os modos de condução contínua e descontínua, denominado como modo de condução crítica, eliminando-se as desvantagens relacionadas com os efeitos da recuperação reversa dos diodos boost operando no modo de condução contínua, especificamente, perdas adicionais (devidas à recuperação reversa) e problemas de interferências eletromagnéticas (EMI - Electromagnetic Interference). Adicionalmente, devido à técnica de interleaving, as principais vantagens apresentadas pelo retificador incluem a redução da amplitude do ripple da corrente de entrada, a redução da amplitude do ripple de alta freqüência da tensão de saída, a possibilidade da utilização de semicondutores que apresentem menores capacidades de corrente e tensão, reduzido volume do filtro de EMI requerido, elevado fator de potência e reduzida distorção harmônica total (DHT) na corrente de entrada, em conformidade com a norma IEC61000-3-2. O controle digital foi desenvolvido empregando linguagem de descrição de hardware (VHDL - Hardware Description Language) e implementada utilizando o dispositivo FPGA XC2S200E-SpartanII-E/Xilinx. As análises teóricas, a modelagem para as técnicas digitais, as metodologias de projeto e exemplos...
publishDate 2005
dc.date.none.fl_str_mv 2005-10-27
2014-06-11T19:30:52Z
2014-06-11T19:30:52Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv GONÇALVES, Flávio Alessandro Serrão. Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL. 2005. xxxiii, 242 f. Tese (doutorado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2005.
http://hdl.handle.net/11449/100373
000436582
goncalves_fas_dr_ilha.pdf
33004099080P0
6427185658143370
identifier_str_mv GONÇALVES, Flávio Alessandro Serrão. Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL. 2005. xxxiii, 242 f. Tese (doutorado) - Universidade Estadual Paulista, Faculdade de Engenharia de Ilha Solteira, 2005.
000436582
goncalves_fas_dr_ilha.pdf
33004099080P0
6427185658143370
url http://hdl.handle.net/11449/100373
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv xxxiii, 242 f. : il. (algumas color.)
application/pdf
dc.publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
publisher.none.fl_str_mv Universidade Estadual Paulista (Unesp)
dc.source.none.fl_str_mv Aleph
reponame:Repositório Institucional da UNESP
instname:Universidade Estadual Paulista (UNESP)
instacron:UNESP
instname_str Universidade Estadual Paulista (UNESP)
instacron_str UNESP
institution UNESP
reponame_str Repositório Institucional da UNESP
collection Repositório Institucional da UNESP
repository.name.fl_str_mv Repositório Institucional da UNESP - Universidade Estadual Paulista (UNESP)
repository.mail.fl_str_mv
_version_ 1808128190521016320