Interconexão de processadores e memorias para multimicroprocessadores

Detalhes bibliográficos
Autor(a) principal: Prezzi, Jairo Alberto
Data de Publicação: 1981
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/21340
Resumo: Este trabalho descreve o projeto lógico de três meios alternativos de interconexão entre processadores e módulos de memória para um sistema multimicroprocessador: barramento multiplexado, múltiplos barramentos dedicados/memórias multiporta e matriz de barramentos cruzados. Com vistas ao projeto, são analisadas as características operacionais de multiprocessadores e identificadas algumas de suas funções de controle. O problema de interconexão em sistemas compostos de múltiplas unidades de processamento é abordado hierarquicamente. São mostradas as formas de se realizar a estrutura de interconexão, dando-se maior atenção aos barramentos digitais são apresentados os protocolos de arbitração e protocolos de comunicação mais utilizados neste tipo de estrutura.
id URGS_2e76d6e2e11d85adc616d5fa6dc5d227
oai_identifier_str oai:www.lume.ufrgs.br:10183/21340
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Prezzi, Jairo AlbertoNavaux, Philippe Olivier Alexandre2010-04-29T04:14:58Z1981http://hdl.handle.net/10183/21340000128751Este trabalho descreve o projeto lógico de três meios alternativos de interconexão entre processadores e módulos de memória para um sistema multimicroprocessador: barramento multiplexado, múltiplos barramentos dedicados/memórias multiporta e matriz de barramentos cruzados. Com vistas ao projeto, são analisadas as características operacionais de multiprocessadores e identificadas algumas de suas funções de controle. O problema de interconexão em sistemas compostos de múltiplas unidades de processamento é abordado hierarquicamente. São mostradas as formas de se realizar a estrutura de interconexão, dando-se maior atenção aos barramentos digitais são apresentados os protocolos de arbitração e protocolos de comunicação mais utilizados neste tipo de estrutura.This work describes the logical project of three alternative ways of interconnecting processors and memory modules in a multimicro processor system: multi p lexed bus, multi ple dedicated buses/multi-port memories, and cross-bar matrix. Aiming the project, the o perational features of multiprocessors are analysed and some control functions identified. The interconnection problem in multiple processing units systems is hierarchichally approached, em phasizing digital buses. The arbitration protocols and communication Protocols mostly used in this kind of structure are shown.application/pdfporArquitetura de computadoresMultimicroprocessadoresBarramentoMultiprocessadoresProcessamento paraleloInterconexão de processadores e memorias para multimicroprocessadoresinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulCurso de Pós-Graduação em Ciência da ComputaçãoPorto Alegre, BR-RS1981mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000128751.pdf000128751.pdfTexto completoapplication/pdf26852908http://www.lume.ufrgs.br/bitstream/10183/21340/1/000128751.pdf04826509429ea40160c843fd822086f2MD51TEXT000128751.pdf.txt000128751.pdf.txtExtracted Texttext/plain254117http://www.lume.ufrgs.br/bitstream/10183/21340/2/000128751.pdf.txt890d2a6adadcd33a8c7358fb2a8fe93dMD52THUMBNAIL000128751.pdf.jpg000128751.pdf.jpgGenerated Thumbnailimage/jpeg1151http://www.lume.ufrgs.br/bitstream/10183/21340/3/000128751.pdf.jpg46661bb1b7e45795693f69a4299bf6ebMD5310183/213402018-10-17 09:05:59.225oai:www.lume.ufrgs.br:10183/21340Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-17T12:05:59Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Interconexão de processadores e memorias para multimicroprocessadores
title Interconexão de processadores e memorias para multimicroprocessadores
spellingShingle Interconexão de processadores e memorias para multimicroprocessadores
Prezzi, Jairo Alberto
Arquitetura de computadores
Multimicroprocessadores
Barramento
Multiprocessadores
Processamento paralelo
title_short Interconexão de processadores e memorias para multimicroprocessadores
title_full Interconexão de processadores e memorias para multimicroprocessadores
title_fullStr Interconexão de processadores e memorias para multimicroprocessadores
title_full_unstemmed Interconexão de processadores e memorias para multimicroprocessadores
title_sort Interconexão de processadores e memorias para multimicroprocessadores
author Prezzi, Jairo Alberto
author_facet Prezzi, Jairo Alberto
author_role author
dc.contributor.author.fl_str_mv Prezzi, Jairo Alberto
dc.contributor.advisor1.fl_str_mv Navaux, Philippe Olivier Alexandre
contributor_str_mv Navaux, Philippe Olivier Alexandre
dc.subject.por.fl_str_mv Arquitetura de computadores
Multimicroprocessadores
Barramento
Multiprocessadores
Processamento paralelo
topic Arquitetura de computadores
Multimicroprocessadores
Barramento
Multiprocessadores
Processamento paralelo
description Este trabalho descreve o projeto lógico de três meios alternativos de interconexão entre processadores e módulos de memória para um sistema multimicroprocessador: barramento multiplexado, múltiplos barramentos dedicados/memórias multiporta e matriz de barramentos cruzados. Com vistas ao projeto, são analisadas as características operacionais de multiprocessadores e identificadas algumas de suas funções de controle. O problema de interconexão em sistemas compostos de múltiplas unidades de processamento é abordado hierarquicamente. São mostradas as formas de se realizar a estrutura de interconexão, dando-se maior atenção aos barramentos digitais são apresentados os protocolos de arbitração e protocolos de comunicação mais utilizados neste tipo de estrutura.
publishDate 1981
dc.date.issued.fl_str_mv 1981
dc.date.accessioned.fl_str_mv 2010-04-29T04:14:58Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/21340
dc.identifier.nrb.pt_BR.fl_str_mv 000128751
url http://hdl.handle.net/10183/21340
identifier_str_mv 000128751
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/21340/1/000128751.pdf
http://www.lume.ufrgs.br/bitstream/10183/21340/2/000128751.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/21340/3/000128751.pdf.jpg
bitstream.checksum.fl_str_mv 04826509429ea40160c843fd822086f2
890d2a6adadcd33a8c7358fb2a8fe93d
46661bb1b7e45795693f69a4299bf6eb
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085170087198720

Registros relacionados