Projeto de um codificador/decodificador Viterbi integrado

Detalhes bibliográficos
Autor(a) principal: Pacheco, Roberto Vargas
Data de Publicação: 2002
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/17789
Resumo: Com o aumento da densidade de transistores devido aos avanços na tecnologia de fabricação de IC, que usam cada vez dimensões menores e a possibilidade de projetar chips cada vez mais complexos, ASIC (Application Specific Integrated Circuit) podem de fato integrar sistemas complexos em um chip, chamado de System-on-chip. O ASIC possibilita a implementação de processos (módulos) paralelos em hardware, que possibilitam atingir as velocidades de processamento digital necessárias para as aplicações que envolvem altas taxas de dados. A implementação em hardware do algoritmo Viterbi é o principal foco dessa dissertação. Este texto mostra uma breve explicação do algoritmo e mostra os resultados desta na implementação do algoritmo em software e hardware. Uma arquitetura com pipeline é proposta e uma implementação em HDL (Hardware Description Language) é mostrada.
id URGS_334ebddd2dc236df787b8cac7d7a63b7
oai_identifier_str oai:www.lume.ufrgs.br:10183/17789
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Pacheco, Roberto VargasBampi, Sergio2009-12-04T04:16:12Z2002http://hdl.handle.net/10183/17789000723533Com o aumento da densidade de transistores devido aos avanços na tecnologia de fabricação de IC, que usam cada vez dimensões menores e a possibilidade de projetar chips cada vez mais complexos, ASIC (Application Specific Integrated Circuit) podem de fato integrar sistemas complexos em um chip, chamado de System-on-chip. O ASIC possibilita a implementação de processos (módulos) paralelos em hardware, que possibilitam atingir as velocidades de processamento digital necessárias para as aplicações que envolvem altas taxas de dados. A implementação em hardware do algoritmo Viterbi é o principal foco dessa dissertação. Este texto mostra uma breve explicação do algoritmo e mostra os resultados desta na implementação do algoritmo em software e hardware. Uma arquitetura com pipeline é proposta e uma implementação em HDL (Hardware Description Language) é mostrada.With the increasing density of gates due to advances in the IC manufacturing technology that uses increasingly smaller feature sizes, and the possibility to design more complex systems, ASIC's (Application Specific Integrated Circuit) can in fact integrate complete systems in a single chip, namely Sysntem-on-chip. The ASIC allows the implementation of parallel processes in hardware that makes possible to reach the necessary speed for the applications that need high data rates. The hardware implementation of the Viterbi encoder algorithm is the main focus of this dissertation. The text gives a brief tutorial of the algorithm and shows the results of its implementation in software and in hardware. A pipelined architecture is proposed and implemented in HDL.application/pdfporMicroeletrônicaCircuitos autotestaveisParallel processesViterbi codingPipeline architectureASICProjeto de um codificador/decodificador Viterbi integradoIntegrated Viterbi encoder/decoder design info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2002mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000723533.pdf000723533.pdfTexto completoapplication/pdf1984907http://www.lume.ufrgs.br/bitstream/10183/17789/1/000723533.pdf18c51c2b325fa0b5ae9a7711da038c3eMD51TEXT000723533.pdf.txt000723533.pdf.txtExtracted Texttext/plain174121http://www.lume.ufrgs.br/bitstream/10183/17789/2/000723533.pdf.txtab09097b7062658c754070314531b8cbMD52THUMBNAIL000723533.pdf.jpg000723533.pdf.jpgGenerated Thumbnailimage/jpeg1046http://www.lume.ufrgs.br/bitstream/10183/17789/3/000723533.pdf.jpgf482a9fa7ed518b16d4dffbc36c1264cMD5310183/177892018-10-18 07:30:05.809oai:www.lume.ufrgs.br:10183/17789Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-18T10:30:05Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Projeto de um codificador/decodificador Viterbi integrado
dc.title.alternative.en.fl_str_mv Integrated Viterbi encoder/decoder design
title Projeto de um codificador/decodificador Viterbi integrado
spellingShingle Projeto de um codificador/decodificador Viterbi integrado
Pacheco, Roberto Vargas
Microeletrônica
Circuitos autotestaveis
Parallel processes
Viterbi coding
Pipeline architecture
ASIC
title_short Projeto de um codificador/decodificador Viterbi integrado
title_full Projeto de um codificador/decodificador Viterbi integrado
title_fullStr Projeto de um codificador/decodificador Viterbi integrado
title_full_unstemmed Projeto de um codificador/decodificador Viterbi integrado
title_sort Projeto de um codificador/decodificador Viterbi integrado
author Pacheco, Roberto Vargas
author_facet Pacheco, Roberto Vargas
author_role author
dc.contributor.author.fl_str_mv Pacheco, Roberto Vargas
dc.contributor.advisor1.fl_str_mv Bampi, Sergio
contributor_str_mv Bampi, Sergio
dc.subject.por.fl_str_mv Microeletrônica
Circuitos autotestaveis
topic Microeletrônica
Circuitos autotestaveis
Parallel processes
Viterbi coding
Pipeline architecture
ASIC
dc.subject.eng.fl_str_mv Parallel processes
Viterbi coding
Pipeline architecture
ASIC
description Com o aumento da densidade de transistores devido aos avanços na tecnologia de fabricação de IC, que usam cada vez dimensões menores e a possibilidade de projetar chips cada vez mais complexos, ASIC (Application Specific Integrated Circuit) podem de fato integrar sistemas complexos em um chip, chamado de System-on-chip. O ASIC possibilita a implementação de processos (módulos) paralelos em hardware, que possibilitam atingir as velocidades de processamento digital necessárias para as aplicações que envolvem altas taxas de dados. A implementação em hardware do algoritmo Viterbi é o principal foco dessa dissertação. Este texto mostra uma breve explicação do algoritmo e mostra os resultados desta na implementação do algoritmo em software e hardware. Uma arquitetura com pipeline é proposta e uma implementação em HDL (Hardware Description Language) é mostrada.
publishDate 2002
dc.date.issued.fl_str_mv 2002
dc.date.accessioned.fl_str_mv 2009-12-04T04:16:12Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/17789
dc.identifier.nrb.pt_BR.fl_str_mv 000723533
url http://hdl.handle.net/10183/17789
identifier_str_mv 000723533
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/17789/1/000723533.pdf
http://www.lume.ufrgs.br/bitstream/10183/17789/2/000723533.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/17789/3/000723533.pdf.jpg
bitstream.checksum.fl_str_mv 18c51c2b325fa0b5ae9a7711da038c3e
ab09097b7062658c754070314531b8cb
f482a9fa7ed518b16d4dffbc36c1264c
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085160228487168

Registros relacionados