Arquiteturas e algoritmos para um analisador de interconexões

Detalhes bibliográficos
Autor(a) principal: Brune, Osmar
Data de Publicação: 1988
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/25514
Resumo: Este trabalho abor da um e studo de algoritmo s e arquiteturas de um Analisador de Interconexões. Várias alternativas possíveis são discutidas e uma análise de custo e desempenho é feita. Alguns dos algoritmos e arquiteturas propostos parecem ser novos se comparados à literatura publicada. Um dos algoritmos foi completamente simulado para auxiliar a análise de desempenho e para demonstrar a interface com o usuário em uma aplicação comercial.
id URGS_34a41883a2eefac83acb48820716b28c
oai_identifier_str oai:www.lume.ufrgs.br:10183/25514
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Brune, OsmarWagner, Tiaraju Vasconcellos2010-09-02T04:18:54Z1988http://hdl.handle.net/10183/25514000752971Este trabalho abor da um e studo de algoritmo s e arquiteturas de um Analisador de Interconexões. Várias alternativas possíveis são discutidas e uma análise de custo e desempenho é feita. Alguns dos algoritmos e arquiteturas propostos parecem ser novos se comparados à literatura publicada. Um dos algoritmos foi completamente simulado para auxiliar a análise de desempenho e para demonstrar a interface com o usuário em uma aplicação comercial.This work deals with a study of algorithms and architectures of an Interconnection Analyzer. Several possible alternatives are discussed and an analysis of cost and performance is carried out. Some of the prop osed algorithms and architectures seems to be new when compared to the published literature. One of the algorithms was fully simulated to help the performance analysis and to demonstrate the user interface in a commercial application.application/pdfporMicroeletrônicaRoteamento : Circuitos integradosCircuitos integradosArquiteturas e algoritmos para um analisador de interconexõesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em Ciência da Computação (até 1998)Porto Alegre, BR-RS1988mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000752971.pdf000752971.pdfTexto completoapplication/pdf905590http://www.lume.ufrgs.br/bitstream/10183/25514/1/000752971.pdfbd1a164a4c9d2e5026e7bf75c7464c3aMD51TEXT000752971.pdf.txt000752971.pdf.txtExtracted Texttext/plain191082http://www.lume.ufrgs.br/bitstream/10183/25514/2/000752971.pdf.txt61a31f268867627974b639e3b1d9b222MD52THUMBNAIL000752971.pdf.jpg000752971.pdf.jpgGenerated Thumbnailimage/jpeg921http://www.lume.ufrgs.br/bitstream/10183/25514/3/000752971.pdf.jpgc3e5445733aba509bdbe2052333d5be7MD5310183/255142018-10-18 07:36:24.434oai:www.lume.ufrgs.br:10183/25514Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-18T10:36:24Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Arquiteturas e algoritmos para um analisador de interconexões
title Arquiteturas e algoritmos para um analisador de interconexões
spellingShingle Arquiteturas e algoritmos para um analisador de interconexões
Brune, Osmar
Microeletrônica
Roteamento : Circuitos integrados
Circuitos integrados
title_short Arquiteturas e algoritmos para um analisador de interconexões
title_full Arquiteturas e algoritmos para um analisador de interconexões
title_fullStr Arquiteturas e algoritmos para um analisador de interconexões
title_full_unstemmed Arquiteturas e algoritmos para um analisador de interconexões
title_sort Arquiteturas e algoritmos para um analisador de interconexões
author Brune, Osmar
author_facet Brune, Osmar
author_role author
dc.contributor.author.fl_str_mv Brune, Osmar
dc.contributor.advisor1.fl_str_mv Wagner, Tiaraju Vasconcellos
contributor_str_mv Wagner, Tiaraju Vasconcellos
dc.subject.por.fl_str_mv Microeletrônica
Roteamento : Circuitos integrados
Circuitos integrados
topic Microeletrônica
Roteamento : Circuitos integrados
Circuitos integrados
description Este trabalho abor da um e studo de algoritmo s e arquiteturas de um Analisador de Interconexões. Várias alternativas possíveis são discutidas e uma análise de custo e desempenho é feita. Alguns dos algoritmos e arquiteturas propostos parecem ser novos se comparados à literatura publicada. Um dos algoritmos foi completamente simulado para auxiliar a análise de desempenho e para demonstrar a interface com o usuário em uma aplicação comercial.
publishDate 1988
dc.date.issued.fl_str_mv 1988
dc.date.accessioned.fl_str_mv 2010-09-02T04:18:54Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/25514
dc.identifier.nrb.pt_BR.fl_str_mv 000752971
url http://hdl.handle.net/10183/25514
identifier_str_mv 000752971
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/25514/1/000752971.pdf
http://www.lume.ufrgs.br/bitstream/10183/25514/2/000752971.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/25514/3/000752971.pdf.jpg
bitstream.checksum.fl_str_mv bd1a164a4c9d2e5026e7bf75c7464c3a
61a31f268867627974b639e3b1d9b222
c3e5445733aba509bdbe2052333d5be7
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1816736837433032704

Registros relacionados