Discrete gate sizing and timing-driven detailed placement for the design of digital circuits

Detalhes bibliográficos
Autor(a) principal: Flach, Guilherme Augusto
Data de Publicação: 2015
Tipo de documento: Tese
Idioma: eng
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/134330
Resumo: Ferramentas de projeto de circuitos integrados (do inglˆes, electronic design automation, ou simplesmente EDA) tˆem um papel fundamental na crescente complexidade dos projetos de circuitos digitais. Elas permitem aos projetistas criar circuitos com um n´umero de componentes ordens de grandezas maior do que seria poss´ıvel se os circuitos fossem projetados `a m˜ao como nos dias iniciais da microeletrˆonica. Neste trabalho, dois importantes problemas em EDA ser˜ao abordados: dimensionamento de portas e posicionamento detalhado dirigido a desempenho. Para dimensionamento de portas, uma nova metodologia de relaxac¸ ˜ao Lagrangiana ´e apresentada baseada em informac¸ ˜ao de temporarizac¸ ˜ao locais e propagac¸ ˜ao de sensitividades. Para posicionamento detalhado dirigido a desempenho, um conjunto de movimentos de c´elulas ´e criado usando uma formac¸ ˜ao ´otima atenta `a forc¸a de alimentac¸ ˜ao para o balanceamento de cargas. Nossos resultados experimentais mostram que tais t´ecnicas s˜ao capazes de melhorar o atual estado-da-arte.
id URGS_7978ba02c35797c5d2b26a2d96041382
oai_identifier_str oai:www.lume.ufrgs.br:10183/134330
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Flach, Guilherme AugustoJohann, Marcelo de OliveiraReis, Ricardo Augusto da Luz2016-03-29T02:06:31Z2015http://hdl.handle.net/10183/134330000988393Ferramentas de projeto de circuitos integrados (do inglˆes, electronic design automation, ou simplesmente EDA) tˆem um papel fundamental na crescente complexidade dos projetos de circuitos digitais. Elas permitem aos projetistas criar circuitos com um n´umero de componentes ordens de grandezas maior do que seria poss´ıvel se os circuitos fossem projetados `a m˜ao como nos dias iniciais da microeletrˆonica. Neste trabalho, dois importantes problemas em EDA ser˜ao abordados: dimensionamento de portas e posicionamento detalhado dirigido a desempenho. Para dimensionamento de portas, uma nova metodologia de relaxac¸ ˜ao Lagrangiana ´e apresentada baseada em informac¸ ˜ao de temporarizac¸ ˜ao locais e propagac¸ ˜ao de sensitividades. Para posicionamento detalhado dirigido a desempenho, um conjunto de movimentos de c´elulas ´e criado usando uma formac¸ ˜ao ´otima atenta `a forc¸a de alimentac¸ ˜ao para o balanceamento de cargas. Nossos resultados experimentais mostram que tais t´ecnicas s˜ao capazes de melhorar o atual estado-da-arte.Electronic design automation (EDA) tools play a fundamental role in the increasingly complexity of digital circuit designs. They empower designers to create circuits with several order of magnitude more components than it would be possible by designing circuits by hand as was done in the early days of microelectronics. In this work, two important EDA problems are addressed: gate sizing and timing-driven detailed placement. They are studied and new techniques developed. For gate sizing, a new Lagrangian-relaxation methodology is presented based on local timing information and sensitivity propagation. For timing-driven detailed placement, a set of cell movement methods are created using drive strength-aware optimal formulation to driver/sink load balancing. Our experimental results shows that those techniques are able to improve the current state-of-the-art.application/pdfengMicroeletrônicaCircuitos digitaisDiscrete gate sizingTiming-driven detailed placementLagrangian relaxationEDAMicroelectronicDiscrete gate sizing and timing-driven detailed placement for the design of digital circuitsDimensionamento de portas discreto e posicionamento detalhado dirigido a desempenho para o projeto de circuitos digitais info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2015doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000988393.pdf000988393.pdfTexto completo (inglês)application/pdf1154004http://www.lume.ufrgs.br/bitstream/10183/134330/1/000988393.pdfa5a6276d788db74a223c6d87fa4be956MD51TEXT000988393.pdf.txt000988393.pdf.txtExtracted Texttext/plain188472http://www.lume.ufrgs.br/bitstream/10183/134330/2/000988393.pdf.txt84e563b8639ffc3ba50fd49c94fd8867MD52THUMBNAIL000988393.pdf.jpg000988393.pdf.jpgGenerated Thumbnailimage/jpeg1114http://www.lume.ufrgs.br/bitstream/10183/134330/3/000988393.pdf.jpged2cd85dcf189e4858f283e2460b8ac3MD5310183/1343302021-05-07 05:00:29.738368oai:www.lume.ufrgs.br:10183/134330Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-07T08:00:29Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
dc.title.alternative.pt.fl_str_mv Dimensionamento de portas discreto e posicionamento detalhado dirigido a desempenho para o projeto de circuitos digitais
title Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
spellingShingle Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
Flach, Guilherme Augusto
Microeletrônica
Circuitos digitais
Discrete gate sizing
Timing-driven detailed placement
Lagrangian relaxation
EDA
Microelectronic
title_short Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
title_full Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
title_fullStr Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
title_full_unstemmed Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
title_sort Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
author Flach, Guilherme Augusto
author_facet Flach, Guilherme Augusto
author_role author
dc.contributor.author.fl_str_mv Flach, Guilherme Augusto
dc.contributor.advisor1.fl_str_mv Johann, Marcelo de Oliveira
dc.contributor.advisor-co1.fl_str_mv Reis, Ricardo Augusto da Luz
contributor_str_mv Johann, Marcelo de Oliveira
Reis, Ricardo Augusto da Luz
dc.subject.por.fl_str_mv Microeletrônica
Circuitos digitais
topic Microeletrônica
Circuitos digitais
Discrete gate sizing
Timing-driven detailed placement
Lagrangian relaxation
EDA
Microelectronic
dc.subject.eng.fl_str_mv Discrete gate sizing
Timing-driven detailed placement
Lagrangian relaxation
EDA
Microelectronic
description Ferramentas de projeto de circuitos integrados (do inglˆes, electronic design automation, ou simplesmente EDA) tˆem um papel fundamental na crescente complexidade dos projetos de circuitos digitais. Elas permitem aos projetistas criar circuitos com um n´umero de componentes ordens de grandezas maior do que seria poss´ıvel se os circuitos fossem projetados `a m˜ao como nos dias iniciais da microeletrˆonica. Neste trabalho, dois importantes problemas em EDA ser˜ao abordados: dimensionamento de portas e posicionamento detalhado dirigido a desempenho. Para dimensionamento de portas, uma nova metodologia de relaxac¸ ˜ao Lagrangiana ´e apresentada baseada em informac¸ ˜ao de temporarizac¸ ˜ao locais e propagac¸ ˜ao de sensitividades. Para posicionamento detalhado dirigido a desempenho, um conjunto de movimentos de c´elulas ´e criado usando uma formac¸ ˜ao ´otima atenta `a forc¸a de alimentac¸ ˜ao para o balanceamento de cargas. Nossos resultados experimentais mostram que tais t´ecnicas s˜ao capazes de melhorar o atual estado-da-arte.
publishDate 2015
dc.date.issued.fl_str_mv 2015
dc.date.accessioned.fl_str_mv 2016-03-29T02:06:31Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/134330
dc.identifier.nrb.pt_BR.fl_str_mv 000988393
url http://hdl.handle.net/10183/134330
identifier_str_mv 000988393
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/134330/1/000988393.pdf
http://www.lume.ufrgs.br/bitstream/10183/134330/2/000988393.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/134330/3/000988393.pdf.jpg
bitstream.checksum.fl_str_mv a5a6276d788db74a223c6d87fa4be956
84e563b8639ffc3ba50fd49c94fd8867
ed2cd85dcf189e4858f283e2460b8ac3
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085354210852864

Registros relacionados