Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável
Autor(a) principal: | |
---|---|
Data de Publicação: | 2002 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/3061 |
Resumo: | A criptografia assumiu papel de destaque no cotidiano das pessoas, em virtude da necessidade de segurança em inúmeras transações eletrônicas. Em determinadas áreas, a utilização de hardware dedicado à tarefa de criptografia apresenta vantagens em relação à implementação em software, devido principalmente ao ganho de desempenho. Recentemente, o National Institute of Standards and Technology (NIST) publicou o novo padrão norte-americano de criptografia simétrica, chamado de Advanced Encryption Standard (AES). Após um período de aproximadamente 3 anos, no qual várias alternativas foram analisadas, adotou-se o algoritmo Rijndael. Assim, este trabalho apresenta um Soft IP do padrão AES, codificado em VHDL, visando a implementação em FPGA Altera. Todo o projeto foi construído com funções e bibliotecas genéricas, a fim de permitir a posterior implementação sobre outras tecnologias. Foram geradas duas versões: uma priorizando desempenho e outra priorizando a área ocupada nos componentes. Para cada uma das versões, produziu-se um circuito para encriptar e outro para decriptar. O desempenho alcançado em termos de velocidade de processamento superou todos os outros trabalhos publicados na área, sobre a mesma tecnologia. São apresentados os detalhes de implementação, arquiteturas envolvidas e decisões de projeto, bem como todos os resultados. A dissertação contém ainda conceitos básicos de criptografia e uma descrição do algoritmo Rijndael. |
id |
URGS_7ee41a374d44f2ef6a807b3d9dfb7c6a |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/3061 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Barcelos, Marcelo Boeira deReis, Ricardo Augusto da Luz2007-06-06T17:26:10Z2002http://hdl.handle.net/10183/3061000331154A criptografia assumiu papel de destaque no cotidiano das pessoas, em virtude da necessidade de segurança em inúmeras transações eletrônicas. Em determinadas áreas, a utilização de hardware dedicado à tarefa de criptografia apresenta vantagens em relação à implementação em software, devido principalmente ao ganho de desempenho. Recentemente, o National Institute of Standards and Technology (NIST) publicou o novo padrão norte-americano de criptografia simétrica, chamado de Advanced Encryption Standard (AES). Após um período de aproximadamente 3 anos, no qual várias alternativas foram analisadas, adotou-se o algoritmo Rijndael. Assim, este trabalho apresenta um Soft IP do padrão AES, codificado em VHDL, visando a implementação em FPGA Altera. Todo o projeto foi construído com funções e bibliotecas genéricas, a fim de permitir a posterior implementação sobre outras tecnologias. Foram geradas duas versões: uma priorizando desempenho e outra priorizando a área ocupada nos componentes. Para cada uma das versões, produziu-se um circuito para encriptar e outro para decriptar. O desempenho alcançado em termos de velocidade de processamento superou todos os outros trabalhos publicados na área, sobre a mesma tecnologia. São apresentados os detalhes de implementação, arquiteturas envolvidas e decisões de projeto, bem como todos os resultados. A dissertação contém ainda conceitos básicos de criptografia e uma descrição do algoritmo Rijndael.application/pdfporMicroeletrônicaCriptografiaVhdlFpgaSoft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programávelinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2002mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000331154.pdf000331154.pdfTexto completoapplication/pdf1047396http://www.lume.ufrgs.br/bitstream/10183/3061/1/000331154.pdf89270769e7d768603bb1f8b810bf06a5MD51TEXT000331154.pdf.txt000331154.pdf.txtExtracted Texttext/plain266203http://www.lume.ufrgs.br/bitstream/10183/3061/2/000331154.pdf.txtf8595526f58e500492fa367326e8718cMD52THUMBNAIL000331154.pdf.jpg000331154.pdf.jpgGenerated Thumbnailimage/jpeg1245http://www.lume.ufrgs.br/bitstream/10183/3061/3/000331154.pdf.jpgbc5ce4ef4b92597fa6ccc9e781f4b077MD5310183/30612018-10-11 08:27:19.663oai:www.lume.ufrgs.br:10183/3061Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-11T11:27:19Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável |
title |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável |
spellingShingle |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável Barcelos, Marcelo Boeira de Microeletrônica Criptografia Vhdl Fpga |
title_short |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável |
title_full |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável |
title_fullStr |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável |
title_full_unstemmed |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável |
title_sort |
Soft IP para criptografia usando o algoritmo Rijndael e implementação em lógica programável |
author |
Barcelos, Marcelo Boeira de |
author_facet |
Barcelos, Marcelo Boeira de |
author_role |
author |
dc.contributor.author.fl_str_mv |
Barcelos, Marcelo Boeira de |
dc.contributor.advisor1.fl_str_mv |
Reis, Ricardo Augusto da Luz |
contributor_str_mv |
Reis, Ricardo Augusto da Luz |
dc.subject.por.fl_str_mv |
Microeletrônica Criptografia Vhdl Fpga |
topic |
Microeletrônica Criptografia Vhdl Fpga |
description |
A criptografia assumiu papel de destaque no cotidiano das pessoas, em virtude da necessidade de segurança em inúmeras transações eletrônicas. Em determinadas áreas, a utilização de hardware dedicado à tarefa de criptografia apresenta vantagens em relação à implementação em software, devido principalmente ao ganho de desempenho. Recentemente, o National Institute of Standards and Technology (NIST) publicou o novo padrão norte-americano de criptografia simétrica, chamado de Advanced Encryption Standard (AES). Após um período de aproximadamente 3 anos, no qual várias alternativas foram analisadas, adotou-se o algoritmo Rijndael. Assim, este trabalho apresenta um Soft IP do padrão AES, codificado em VHDL, visando a implementação em FPGA Altera. Todo o projeto foi construído com funções e bibliotecas genéricas, a fim de permitir a posterior implementação sobre outras tecnologias. Foram geradas duas versões: uma priorizando desempenho e outra priorizando a área ocupada nos componentes. Para cada uma das versões, produziu-se um circuito para encriptar e outro para decriptar. O desempenho alcançado em termos de velocidade de processamento superou todos os outros trabalhos publicados na área, sobre a mesma tecnologia. São apresentados os detalhes de implementação, arquiteturas envolvidas e decisões de projeto, bem como todos os resultados. A dissertação contém ainda conceitos básicos de criptografia e uma descrição do algoritmo Rijndael. |
publishDate |
2002 |
dc.date.issued.fl_str_mv |
2002 |
dc.date.accessioned.fl_str_mv |
2007-06-06T17:26:10Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/3061 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000331154 |
url |
http://hdl.handle.net/10183/3061 |
identifier_str_mv |
000331154 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/3061/1/000331154.pdf http://www.lume.ufrgs.br/bitstream/10183/3061/2/000331154.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/3061/3/000331154.pdf.jpg |
bitstream.checksum.fl_str_mv |
89270769e7d768603bb1f8b810bf06a5 f8595526f58e500492fa367326e8718c bc5ce4ef4b92597fa6ccc9e781f4b077 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1800308917028257792 |