SAT based environment for logical capacity evaluation of via configurable block templates
Autor(a) principal: | |
---|---|
Data de Publicação: | 2016 |
Tipo de documento: | Tese |
Idioma: | eng |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/142737 |
Resumo: | ASICs estruturados com leiautes regulares representam uma das soluções para a perda de rendimento de fabricação de circuitos integrados em tecnologias nanométricas causada pela distorção de fotolitografia. Um método de projeto de circuitos integrados ainda mais restritivo resulta em ASICs estruturados configuráveis apenas pelas camadas de vias, que são compostos pela repetição do mesmo modelo de bloco em todas as camadas do leiaute, exceto as camadas de vias. A escolha do modelo de bloco tem grande influência nas características do circuito final, criando a demanda por novas ferramentas de CAD que possam avaliar e comparar tais modelos em seus diversos aspectos. Esta tese descreve um ambiente de CAD baseado em SAT, capaz de avaliar o aspecto de capacidade lógica em padrões de blocos configuráveis por vias. O ambiente proposto é genérico, podendo tratar quaisquer padrões de bloco definido pelo usuário, e se comporta de maneira eficiente quando aplicado aos principais padrões já publicados na literatura. |
id |
URGS_b65406bb086d0266ea027df1fa46d2da |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/142737 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Dal Bem, ViníciusRibas, Renato PerezReis, Andre Inacio2016-06-17T02:09:05Z2016http://hdl.handle.net/10183/142737000994883ASICs estruturados com leiautes regulares representam uma das soluções para a perda de rendimento de fabricação de circuitos integrados em tecnologias nanométricas causada pela distorção de fotolitografia. Um método de projeto de circuitos integrados ainda mais restritivo resulta em ASICs estruturados configuráveis apenas pelas camadas de vias, que são compostos pela repetição do mesmo modelo de bloco em todas as camadas do leiaute, exceto as camadas de vias. A escolha do modelo de bloco tem grande influência nas características do circuito final, criando a demanda por novas ferramentas de CAD que possam avaliar e comparar tais modelos em seus diversos aspectos. Esta tese descreve um ambiente de CAD baseado em SAT, capaz de avaliar o aspecto de capacidade lógica em padrões de blocos configuráveis por vias. O ambiente proposto é genérico, podendo tratar quaisquer padrões de bloco definido pelo usuário, e se comporta de maneira eficiente quando aplicado aos principais padrões já publicados na literatura.Structured ASICs with regular layouts comprise a design-based solution for IC manufacturing yield loss in nanometer technologies caused by photolithography distortions. Via-configurable structured ASICs is even a more restrictive digital IC design method, based on the repetition of a block template comprising all layout layers except the vias one. The choice of such a design strategy impacts greatly the final circuit characteristics, arising the need for specific CAD tools to allow template evaluation and comparison in different aspects. This work presents a SAT-based CAD environment for evaluating the logical capacity aspect of via-configurable block templates. The proposed environment is able to support any user-defined template, and behaves efficiently when applied to block templates presented in related literature.application/pdfengMicroeletrônicaCircuitos integradosManufacturing yieldNanometer technologyPhotolithographyStructured ASICRegular layoutVia-configurableCADComputer-aided designSATSatisfiabilityBlock templatesLogical capacityDigital IC designSAT based environment for logical capacity evaluation of via configurable block templatesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2016doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000994883.pdf000994883.pdfTexto completo (inglês)application/pdf5452527http://www.lume.ufrgs.br/bitstream/10183/142737/1/000994883.pdfc8b350fcec732e56d10ed111b492ecd5MD51TEXT000994883.pdf.txt000994883.pdf.txtExtracted Texttext/plain155546http://www.lume.ufrgs.br/bitstream/10183/142737/2/000994883.pdf.txt1edc1c8a27836de45581c3733101622dMD52THUMBNAIL000994883.pdf.jpg000994883.pdf.jpgGenerated Thumbnailimage/jpeg1100http://www.lume.ufrgs.br/bitstream/10183/142737/3/000994883.pdf.jpgd3e2d2025e240ea79fe78dcb592d591bMD5310183/1427372021-05-26 04:36:06.419515oai:www.lume.ufrgs.br:10183/142737Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532021-05-26T07:36:06Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
SAT based environment for logical capacity evaluation of via configurable block templates |
title |
SAT based environment for logical capacity evaluation of via configurable block templates |
spellingShingle |
SAT based environment for logical capacity evaluation of via configurable block templates Dal Bem, Vinícius Microeletrônica Circuitos integrados Manufacturing yield Nanometer technology Photolithography Structured ASIC Regular layout Via-configurable CAD Computer-aided design SAT Satisfiability Block templates Logical capacity Digital IC design |
title_short |
SAT based environment for logical capacity evaluation of via configurable block templates |
title_full |
SAT based environment for logical capacity evaluation of via configurable block templates |
title_fullStr |
SAT based environment for logical capacity evaluation of via configurable block templates |
title_full_unstemmed |
SAT based environment for logical capacity evaluation of via configurable block templates |
title_sort |
SAT based environment for logical capacity evaluation of via configurable block templates |
author |
Dal Bem, Vinícius |
author_facet |
Dal Bem, Vinícius |
author_role |
author |
dc.contributor.author.fl_str_mv |
Dal Bem, Vinícius |
dc.contributor.advisor1.fl_str_mv |
Ribas, Renato Perez |
dc.contributor.advisor-co1.fl_str_mv |
Reis, Andre Inacio |
contributor_str_mv |
Ribas, Renato Perez Reis, Andre Inacio |
dc.subject.por.fl_str_mv |
Microeletrônica Circuitos integrados |
topic |
Microeletrônica Circuitos integrados Manufacturing yield Nanometer technology Photolithography Structured ASIC Regular layout Via-configurable CAD Computer-aided design SAT Satisfiability Block templates Logical capacity Digital IC design |
dc.subject.eng.fl_str_mv |
Manufacturing yield Nanometer technology Photolithography Structured ASIC Regular layout Via-configurable CAD Computer-aided design SAT Satisfiability Block templates Logical capacity Digital IC design |
description |
ASICs estruturados com leiautes regulares representam uma das soluções para a perda de rendimento de fabricação de circuitos integrados em tecnologias nanométricas causada pela distorção de fotolitografia. Um método de projeto de circuitos integrados ainda mais restritivo resulta em ASICs estruturados configuráveis apenas pelas camadas de vias, que são compostos pela repetição do mesmo modelo de bloco em todas as camadas do leiaute, exceto as camadas de vias. A escolha do modelo de bloco tem grande influência nas características do circuito final, criando a demanda por novas ferramentas de CAD que possam avaliar e comparar tais modelos em seus diversos aspectos. Esta tese descreve um ambiente de CAD baseado em SAT, capaz de avaliar o aspecto de capacidade lógica em padrões de blocos configuráveis por vias. O ambiente proposto é genérico, podendo tratar quaisquer padrões de bloco definido pelo usuário, e se comporta de maneira eficiente quando aplicado aos principais padrões já publicados na literatura. |
publishDate |
2016 |
dc.date.accessioned.fl_str_mv |
2016-06-17T02:09:05Z |
dc.date.issued.fl_str_mv |
2016 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/142737 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000994883 |
url |
http://hdl.handle.net/10183/142737 |
identifier_str_mv |
000994883 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/142737/1/000994883.pdf http://www.lume.ufrgs.br/bitstream/10183/142737/2/000994883.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/142737/3/000994883.pdf.jpg |
bitstream.checksum.fl_str_mv |
c8b350fcec732e56d10ed111b492ecd5 1edc1c8a27836de45581c3733101622d d3e2d2025e240ea79fe78dcb592d591b |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085367222632448 |