Predição de performance em ambientes multi-core com aceleradores compartilhados
Autor(a) principal: | |
---|---|
Data de Publicação: | 2018 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/187903 |
Resumo: | Dois dos principais fatores do aumento da performance em aplicações single-thread – frequência de operação e exploração do paralelismo à nível das instruções – tiveram pouco avanço nos últimos anos devido a restrições de potência. Além disso, a exploração do paralelismo em nível de threads é limitada pelas porções intrinsecamente sequenciais das aplicações. Neste contexto, é cada vez mais comum a integração de aceleradores em arquiteturas multi-core. Esses sistemas exploram o que há de vantajoso em cada um dos componentes que os compõem: enquanto o arranjo multi-core explora o paralelismo em nível de threads, aceleradores em hardware executam funções com performance e eficiência energética ordens de grandeza maiores que uma possível execução nos cores de propósito geral. No atual estado da arte, poucos trabalhos propuseram métricas que avaliam características outras que não a performance ou energia desses arranjos multi-core que compartilham aceleradores em hardware entre os elementos de processamento. Os MPSoCs, Multi-processor System-on-Chips, popularizaram a integração de aceleradores nessas arquiteturas, mas nenhum estudo foi realizado em termos da aceleração esperada com esses aceleradores, ou sobre o custo-benefício esperado da adição de novos aceleradores nessas arquiteturas. A ausência de métricas que avaliem outras características de arquiteturas multi-core heterogêneas pode limitar severamente o seu potencial. Este trabalho tem por objetivo propor uma nova métrica para a integração de aceleradores compartilhados em arquiteturas multi-core, SACL (do inglês, Shared Accelerator Concurrency Level), descorrelacionada do paralelismo no nível das threads. Esta métrica avalia o percentual de uma aplicação em que blocos básicos aceleráveis executam simultâneamente em diferentes threads ativas no contexto, competindo assim pelo uso do acelerador. A partir disto, o projetista pode usar o valor obtido para prever a aceleração esperada para uma determinada aplicação, e também estabelecer o custo-benefício da adição (ou não) de novos aceleradores no sistema. Essa métrica é independente do acelerador, podendo ser utilizada tanto para aceleradores específicos como reconfiguráveis. |
id |
URGS_b6cbb7e7c7af3aaa4d2b2f1e5633100f |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/187903 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Souto, Thiago DadaltBeck Filho, Antonio Carlos SchneiderCarro, Luigi2019-01-18T02:31:38Z2018http://hdl.handle.net/10183/187903001083264Dois dos principais fatores do aumento da performance em aplicações single-thread – frequência de operação e exploração do paralelismo à nível das instruções – tiveram pouco avanço nos últimos anos devido a restrições de potência. Além disso, a exploração do paralelismo em nível de threads é limitada pelas porções intrinsecamente sequenciais das aplicações. Neste contexto, é cada vez mais comum a integração de aceleradores em arquiteturas multi-core. Esses sistemas exploram o que há de vantajoso em cada um dos componentes que os compõem: enquanto o arranjo multi-core explora o paralelismo em nível de threads, aceleradores em hardware executam funções com performance e eficiência energética ordens de grandeza maiores que uma possível execução nos cores de propósito geral. No atual estado da arte, poucos trabalhos propuseram métricas que avaliam características outras que não a performance ou energia desses arranjos multi-core que compartilham aceleradores em hardware entre os elementos de processamento. Os MPSoCs, Multi-processor System-on-Chips, popularizaram a integração de aceleradores nessas arquiteturas, mas nenhum estudo foi realizado em termos da aceleração esperada com esses aceleradores, ou sobre o custo-benefício esperado da adição de novos aceleradores nessas arquiteturas. A ausência de métricas que avaliem outras características de arquiteturas multi-core heterogêneas pode limitar severamente o seu potencial. Este trabalho tem por objetivo propor uma nova métrica para a integração de aceleradores compartilhados em arquiteturas multi-core, SACL (do inglês, Shared Accelerator Concurrency Level), descorrelacionada do paralelismo no nível das threads. Esta métrica avalia o percentual de uma aplicação em que blocos básicos aceleráveis executam simultâneamente em diferentes threads ativas no contexto, competindo assim pelo uso do acelerador. A partir disto, o projetista pode usar o valor obtido para prever a aceleração esperada para uma determinada aplicação, e também estabelecer o custo-benefício da adição (ou não) de novos aceleradores no sistema. Essa métrica é independente do acelerador, podendo ser utilizada tanto para aceleradores específicos como reconfiguráveis.Two of the major drivers of increased performance in single-thread applications - increase in operation frequency and exploitation of instruction-level parallelism - have had little advances in the last years due to power constraints. In addition, the intrinsic sequential portions of application limit exploitation of thread-level parallelism. In this context, it is increasingly common the integration of hardware accelerator in multi-core architectures. These systems are able to exploit the most advantageous features of each composing component: while the multi-core configuration exploits thread-level parallelism, hardware accelerators execute functions with increased performance and energy efficiency when comparing to execution in a general purpose processors. In the current state of art, very few works proposed metrics that evaluate characteristics other than performance or energy of these multi-core configurations that share hardware accelerators among processing elements. MPSoCs have popularized the integration of accelerators in these architectures, but there is no study realized in regard of expected speedup with these accelerators, or about the expected cost-benefit of the addition of more accelerators in these architectures. The absence of metrics that evaluate different characteristics of heterogeneous multi-core architectures may severely limit its potential. The goal of this work is to propose a new metric for the integration of shared hardware accelerators in multi-core architectures, SACL, uncorrelated to the thread-level parallelism (TLP). This metric evaluates the percentual of an application that accelerable basic blocks simultaneously execute in different active threads in the context, thus competing to use the accelerator. With this metric, a designer can use the obtained value to predict the expected speedup for a specific application, and to establish the cost-benefit of adding new accelerators to the system. The proposed metric is independent of the accelerator type, and it can be used with specific or reconfigurable accelerators.application/pdfporHardwareProcessamento paraleloShared acceleratorsPerformance predictionMetricMulti-core architecturesPredição de performance em ambientes multi-core com aceleradores compartilhadosinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em ComputaçãoPorto Alegre, BR-RS2018mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001083264.pdf.txt001083264.pdf.txtExtracted Texttext/plain186274http://www.lume.ufrgs.br/bitstream/10183/187903/2/001083264.pdf.txt05ab1aab9de9929bdf4934625206e06aMD52ORIGINAL001083264.pdfTexto completoapplication/pdf2864773http://www.lume.ufrgs.br/bitstream/10183/187903/1/001083264.pdf985ad868dcbfd91b0fbd0b8ac75fede1MD5110183/1879032019-01-19 02:34:06.755254oai:www.lume.ufrgs.br:10183/187903Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532019-01-19T04:34:06Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Predição de performance em ambientes multi-core com aceleradores compartilhados |
title |
Predição de performance em ambientes multi-core com aceleradores compartilhados |
spellingShingle |
Predição de performance em ambientes multi-core com aceleradores compartilhados Souto, Thiago Dadalt Hardware Processamento paralelo Shared accelerators Performance prediction Metric Multi-core architectures |
title_short |
Predição de performance em ambientes multi-core com aceleradores compartilhados |
title_full |
Predição de performance em ambientes multi-core com aceleradores compartilhados |
title_fullStr |
Predição de performance em ambientes multi-core com aceleradores compartilhados |
title_full_unstemmed |
Predição de performance em ambientes multi-core com aceleradores compartilhados |
title_sort |
Predição de performance em ambientes multi-core com aceleradores compartilhados |
author |
Souto, Thiago Dadalt |
author_facet |
Souto, Thiago Dadalt |
author_role |
author |
dc.contributor.author.fl_str_mv |
Souto, Thiago Dadalt |
dc.contributor.advisor1.fl_str_mv |
Beck Filho, Antonio Carlos Schneider |
dc.contributor.advisor-co1.fl_str_mv |
Carro, Luigi |
contributor_str_mv |
Beck Filho, Antonio Carlos Schneider Carro, Luigi |
dc.subject.por.fl_str_mv |
Hardware Processamento paralelo |
topic |
Hardware Processamento paralelo Shared accelerators Performance prediction Metric Multi-core architectures |
dc.subject.eng.fl_str_mv |
Shared accelerators Performance prediction Metric Multi-core architectures |
description |
Dois dos principais fatores do aumento da performance em aplicações single-thread – frequência de operação e exploração do paralelismo à nível das instruções – tiveram pouco avanço nos últimos anos devido a restrições de potência. Além disso, a exploração do paralelismo em nível de threads é limitada pelas porções intrinsecamente sequenciais das aplicações. Neste contexto, é cada vez mais comum a integração de aceleradores em arquiteturas multi-core. Esses sistemas exploram o que há de vantajoso em cada um dos componentes que os compõem: enquanto o arranjo multi-core explora o paralelismo em nível de threads, aceleradores em hardware executam funções com performance e eficiência energética ordens de grandeza maiores que uma possível execução nos cores de propósito geral. No atual estado da arte, poucos trabalhos propuseram métricas que avaliam características outras que não a performance ou energia desses arranjos multi-core que compartilham aceleradores em hardware entre os elementos de processamento. Os MPSoCs, Multi-processor System-on-Chips, popularizaram a integração de aceleradores nessas arquiteturas, mas nenhum estudo foi realizado em termos da aceleração esperada com esses aceleradores, ou sobre o custo-benefício esperado da adição de novos aceleradores nessas arquiteturas. A ausência de métricas que avaliem outras características de arquiteturas multi-core heterogêneas pode limitar severamente o seu potencial. Este trabalho tem por objetivo propor uma nova métrica para a integração de aceleradores compartilhados em arquiteturas multi-core, SACL (do inglês, Shared Accelerator Concurrency Level), descorrelacionada do paralelismo no nível das threads. Esta métrica avalia o percentual de uma aplicação em que blocos básicos aceleráveis executam simultâneamente em diferentes threads ativas no contexto, competindo assim pelo uso do acelerador. A partir disto, o projetista pode usar o valor obtido para prever a aceleração esperada para uma determinada aplicação, e também estabelecer o custo-benefício da adição (ou não) de novos aceleradores no sistema. Essa métrica é independente do acelerador, podendo ser utilizada tanto para aceleradores específicos como reconfiguráveis. |
publishDate |
2018 |
dc.date.issued.fl_str_mv |
2018 |
dc.date.accessioned.fl_str_mv |
2019-01-18T02:31:38Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/187903 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001083264 |
url |
http://hdl.handle.net/10183/187903 |
identifier_str_mv |
001083264 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/187903/2/001083264.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/187903/1/001083264.pdf |
bitstream.checksum.fl_str_mv |
05ab1aab9de9929bdf4934625206e06a 985ad868dcbfd91b0fbd0b8ac75fede1 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085464059674624 |