Projeto de uma biblioteca de células para circuitos 3D monolíticos

• Autor(a) principal: Zanelli, Juliano Cavinato
• Data de Publicação: 2020
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
• Texto Completo: http://hdl.handle.net/10183/213946
• topic: Microeletrônica; Circuitos monolíticos 3D; Monolithic 3D circuits; Transistor Sizing; Standard Cell Library; Physical Synthesis; Microelectronics

Conforme a tecnologia avança, os dispositivos reduzem de tamanho e as interconexões são responsáveis pela maior parte do atraso do circuito quando comparadas a outros elementos do circuito. Circuitos monolíticos 3D apresentam-se como uma forma de redução do comprimento médio das interconexões, criando camadas de dispositivos e interligando-as por vias verticais de menores tamanhos que as interconexões de circuitos 2D. Este trabalho apresenta um estudo do estado da arte dos circuitos monolíticos 3D e o projeto de uma biblioteca de células monolítica 3D otimizada para o produto atraso-potência. As células são criadas com base no estudo do dimensionamento de transistores e a proporção ótima Wp/Wn. A biblioteca de células proposta possui quinze células. Utiliza-se a biblioteca Mono3D, a qual foi desenvolvida no FreePDK45 pelo laboratório NanoCAS da Universidade de Stony Brook. Após configurar a biblioteca no Virtuoso, utiliza-se a célula inversora da biblioteca, fazendo o estudo de como esta porta é afetada por variações na carga capacitiva de saída, no redimensionamento de suas vias de conexão entre camadas e como os transistores separados em diferentes camadas respondem a variações na tensão de alimentação. O inversor não perde suas características lógicas para os valores testados com as cargas variáveis. O redimensionamento de vias verticais apresentou um ganho de performance para o inversor, mas não apresentou mudança visível para circuitos maiores. Finalmente, quando se dá variação na tensão de alimentação do inversor, os transistores PMOS apresentam uma maior sensibilidade do que os NMOS. Realiza-se o dimensionamento dos transistores de acordo com o produto atraso-potência, obtendo-se uma relação otimizada da proporção Wp/Wn. Finalmente, cria-se a biblioteca de células monolítica 3D para posterior implementação dos circuitos de teste, sendo estes circuitos combinacionais e sequencial. Comparando a biblioteca Mono3D com a nova biblioteca de células, os circuitos simulados utilizando a nova biblioteca apresentaram um ganho médio de 12:3% em performance, com um aumento de 5:7% em consumo de energia. Ainda, para o circuito com maior área testado, o produto atraso-potência deste reduziu em 16%.