Minimização lógica por fusão de portas
Autor(a) principal: | |
---|---|
Data de Publicação: | 2018 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/180291 |
Resumo: | Neste trabalho é apresentado um método para redução do número de transistores em circuitos integrados. Foram desenvolvidos um algoritmo e uma ferramenta de EDA baseada no mesmo, denominada de LOMGAM (Logic Minimization by Gate Merging - minimização Lógica por Fusão de Portas), com o objetivo de investigar a redução do número de transistores em um circuito integrado por meio da fusão de portas lógicas. Essa técnica é aplicada sobre uma netlist já mapeado para uma biblioteca de células, e trabalha substituindo conjuntos de portas lógicas interconectadas de fanout unitário por novas portas complexas de função lógica equivalente, independente delas estarem disponíveis em uma biblioteca. A ferramenta desenvolvida, LOMGAM é usada para explorar a aplicação de um conjunto de parâmetros na realização da fusão de portas, e observar o comportamento da aplicação destes sobre o número final de transistores e de conexões do circuito. O LOMGAM é composto por 7 etapas: Identificação das Interconexões e das Portas Combinacionais; Identificação do Fanout; Geração das Equações Booleanas; Processo de Fusão; Conversão para CMOS; Geração da Netlist minimizada no Formato eqn e Geração da netlist no formato Spice O suporte a três tipos de parâmetros de controle foi implementado: Índice de Fusão de Portas (Gate Merging Index - GMI), Quantidade Máxima de Transistores em Série (QTMS), e Número Máximo de Inversores (NMI) nas entradas das portas aglutinadas. Sendo que o usuário pode adotar separadamente pelo uso do GMI ou do QMTS. Através da aplicação do LOMGAM verificou-se uma redução média de 11% no número de transistores e de 26,17%, em média, da quantidade de interconexões para o parâmetro Quantidade Máxima de Transistores em Série (QMTS). Para o parâmetro Índice de Fusão de Portas (GMI), ocorreu uma redução média de 6,89% na quantidade de transistores e uma redução média de 13,31% na quantidade de interconexões. Além disso, observa-se que o tempo de execução da ferramenta não aumenta exponencialmente em relação ao aumento do Índice de Fusão de Portas (GMI). |
id |
URGS_fc800ba8475b6ae27508ab6fa142515c |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/180291 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Silva, Luciana Mendes daReis, Ricardo Augusto da LuzAlves, Guilherme Bontorin2018-07-10T02:33:09Z2018http://hdl.handle.net/10183/180291001070201Neste trabalho é apresentado um método para redução do número de transistores em circuitos integrados. Foram desenvolvidos um algoritmo e uma ferramenta de EDA baseada no mesmo, denominada de LOMGAM (Logic Minimization by Gate Merging - minimização Lógica por Fusão de Portas), com o objetivo de investigar a redução do número de transistores em um circuito integrado por meio da fusão de portas lógicas. Essa técnica é aplicada sobre uma netlist já mapeado para uma biblioteca de células, e trabalha substituindo conjuntos de portas lógicas interconectadas de fanout unitário por novas portas complexas de função lógica equivalente, independente delas estarem disponíveis em uma biblioteca. A ferramenta desenvolvida, LOMGAM é usada para explorar a aplicação de um conjunto de parâmetros na realização da fusão de portas, e observar o comportamento da aplicação destes sobre o número final de transistores e de conexões do circuito. O LOMGAM é composto por 7 etapas: Identificação das Interconexões e das Portas Combinacionais; Identificação do Fanout; Geração das Equações Booleanas; Processo de Fusão; Conversão para CMOS; Geração da Netlist minimizada no Formato eqn e Geração da netlist no formato Spice O suporte a três tipos de parâmetros de controle foi implementado: Índice de Fusão de Portas (Gate Merging Index - GMI), Quantidade Máxima de Transistores em Série (QTMS), e Número Máximo de Inversores (NMI) nas entradas das portas aglutinadas. Sendo que o usuário pode adotar separadamente pelo uso do GMI ou do QMTS. Através da aplicação do LOMGAM verificou-se uma redução média de 11% no número de transistores e de 26,17%, em média, da quantidade de interconexões para o parâmetro Quantidade Máxima de Transistores em Série (QMTS). Para o parâmetro Índice de Fusão de Portas (GMI), ocorreu uma redução média de 6,89% na quantidade de transistores e uma redução média de 13,31% na quantidade de interconexões. Além disso, observa-se que o tempo de execução da ferramenta não aumenta exponencialmente em relação ao aumento do Índice de Fusão de Portas (GMI).In this work, we introduce a method to reduce the number of transistors in integrated circuits. We have developed an algorithm and an EDA tool based on it, called LOMGAM (Logic Minimization by Gate Merging), they have goal to investigate the reduction of the number of transistors in an integrated circuit by merging logic gate. This technique is applied over a netlist already mapped to a cell library, and it works by replacing interconnected sets of logic gates with unitary fanout for new complex gates with equivalent logic function, regardless of whether they are available in a library. The tool developed, LOMGAM, is used to explore the application of a set of parameters in the realization of the gate merging process, and it observes the behavior of the application of these on the final number of transistors and circuit connections. The LOMGAM is composed of 7 steps: Identification of interconnections and Combinational Gates; Identification of Fanout; Generation of Boolean Equations; Gate Merging Process; Conversion to CMOS Technology; Generation of Optimized Netlist in eqn Format and Generation of Optimized Netlist in Spice Format The support to three types of control parameters were implemented: Gate Merging Index (GMI), Maximum Number of Transistors in Series (QTMS), and Maximum Number of Inverters (NMI) in the inputs of the merged gates. Being that the user can adopt separately by the use of GMI or QMTS. Through the application of LOMGAM, we observe an average reduction of 11 % in the number of transistors and 26.17 %, on average, of the number of interconnections for the parameter Maximum Quantity of Transistors in Series (QMTS). For the parameter Gate Merging Index (GMI), there was an average reduction of 6.89 % in the number of transistors and an average reduction of 13.31 % in the amount of interconnections. In addition, we observed that the execution time of tool does not increase exponentially in relation to the increase of the Gate Merging Index (GMI).application/pdfporMicroeletrônicaCircuitos integradosLogic minimizationMicroelectronicsEDAAlgorithmMinimização lógica por fusão de portasLogic minimization by gate merging info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2018mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL001070201.pdf001070201.pdfTexto completoapplication/pdf6317383http://www.lume.ufrgs.br/bitstream/10183/180291/1/001070201.pdf4e495b93e7ed9aec7df9368226d673b2MD51TEXT001070201.pdf.txt001070201.pdf.txtExtracted Texttext/plain186239http://www.lume.ufrgs.br/bitstream/10183/180291/2/001070201.pdf.txt8c1b7edf918e803b929f754f76159d3aMD5210183/1802912018-07-11 02:31:27.055916oai:www.lume.ufrgs.br:10183/180291Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-07-11T05:31:27Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Minimização lógica por fusão de portas |
dc.title.alternative.en.fl_str_mv |
Logic minimization by gate merging |
title |
Minimização lógica por fusão de portas |
spellingShingle |
Minimização lógica por fusão de portas Silva, Luciana Mendes da Microeletrônica Circuitos integrados Logic minimization Microelectronics EDA Algorithm |
title_short |
Minimização lógica por fusão de portas |
title_full |
Minimização lógica por fusão de portas |
title_fullStr |
Minimização lógica por fusão de portas |
title_full_unstemmed |
Minimização lógica por fusão de portas |
title_sort |
Minimização lógica por fusão de portas |
author |
Silva, Luciana Mendes da |
author_facet |
Silva, Luciana Mendes da |
author_role |
author |
dc.contributor.author.fl_str_mv |
Silva, Luciana Mendes da |
dc.contributor.advisor1.fl_str_mv |
Reis, Ricardo Augusto da Luz |
dc.contributor.advisor-co1.fl_str_mv |
Alves, Guilherme Bontorin |
contributor_str_mv |
Reis, Ricardo Augusto da Luz Alves, Guilherme Bontorin |
dc.subject.por.fl_str_mv |
Microeletrônica Circuitos integrados |
topic |
Microeletrônica Circuitos integrados Logic minimization Microelectronics EDA Algorithm |
dc.subject.eng.fl_str_mv |
Logic minimization Microelectronics EDA Algorithm |
description |
Neste trabalho é apresentado um método para redução do número de transistores em circuitos integrados. Foram desenvolvidos um algoritmo e uma ferramenta de EDA baseada no mesmo, denominada de LOMGAM (Logic Minimization by Gate Merging - minimização Lógica por Fusão de Portas), com o objetivo de investigar a redução do número de transistores em um circuito integrado por meio da fusão de portas lógicas. Essa técnica é aplicada sobre uma netlist já mapeado para uma biblioteca de células, e trabalha substituindo conjuntos de portas lógicas interconectadas de fanout unitário por novas portas complexas de função lógica equivalente, independente delas estarem disponíveis em uma biblioteca. A ferramenta desenvolvida, LOMGAM é usada para explorar a aplicação de um conjunto de parâmetros na realização da fusão de portas, e observar o comportamento da aplicação destes sobre o número final de transistores e de conexões do circuito. O LOMGAM é composto por 7 etapas: Identificação das Interconexões e das Portas Combinacionais; Identificação do Fanout; Geração das Equações Booleanas; Processo de Fusão; Conversão para CMOS; Geração da Netlist minimizada no Formato eqn e Geração da netlist no formato Spice O suporte a três tipos de parâmetros de controle foi implementado: Índice de Fusão de Portas (Gate Merging Index - GMI), Quantidade Máxima de Transistores em Série (QTMS), e Número Máximo de Inversores (NMI) nas entradas das portas aglutinadas. Sendo que o usuário pode adotar separadamente pelo uso do GMI ou do QMTS. Através da aplicação do LOMGAM verificou-se uma redução média de 11% no número de transistores e de 26,17%, em média, da quantidade de interconexões para o parâmetro Quantidade Máxima de Transistores em Série (QMTS). Para o parâmetro Índice de Fusão de Portas (GMI), ocorreu uma redução média de 6,89% na quantidade de transistores e uma redução média de 13,31% na quantidade de interconexões. Além disso, observa-se que o tempo de execução da ferramenta não aumenta exponencialmente em relação ao aumento do Índice de Fusão de Portas (GMI). |
publishDate |
2018 |
dc.date.accessioned.fl_str_mv |
2018-07-10T02:33:09Z |
dc.date.issued.fl_str_mv |
2018 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/180291 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001070201 |
url |
http://hdl.handle.net/10183/180291 |
identifier_str_mv |
001070201 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/180291/1/001070201.pdf http://www.lume.ufrgs.br/bitstream/10183/180291/2/001070201.pdf.txt |
bitstream.checksum.fl_str_mv |
4e495b93e7ed9aec7df9368226d673b2 8c1b7edf918e803b929f754f76159d3a |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085448827011072 |