ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico

Detalhes bibliográficos
Autor(a) principal: Sanches, Lucas Barbosa
Data de Publicação: 2010
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da USP
Texto Completo: http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
Resumo: Este trabalho descreve a prova de conceito de uma abordagem que utiliza o modelo de computação a fluxo de dados, inerentemente paralelo, associado ao modelo de computação reconfigurável parcial e dinamicamente, visando à obtenção de sistemas computacionais de alto desempenho. Mais especificamente, trata da obtenção de um modelo para o particionamento dos grafos a fluxo de dados dinâmicos e de um protocolo de comunicação entre suas partes, a fim de permitir a sua implementação em arquiteturas dinamicamente reconfiguráveis, em especial em FGPAs Virtex da Xilinx. Enquadra-se no contexto do projeto ChipCFlow, de escopo mais amplo, que pretende obter uma ferramenta para geração automática de descrição de hardware sintetizável, a partir de código em alto nível, escrito em linguagem C, fazendo uso da abordagem a fluxo de dados para extrair o paralelismo implícito nas aplicações originais. O modelo proposto é aplicado em um grafo a fluxo de dados dinâmico, e através de simulações sua viabilidade é discutida
id USP_2fe0d27f9a55553330cb0a0376c0ddb0
oai_identifier_str oai:teses.usp.br:tde-22062010-141534
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str 2721
spelling ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmicoChipCFlow - partioning and communication protocol in the dynamic dataflow graphComputação reconfigurávelDataflow machinesMáquinas a fluxo de dadosPartial reconfigurationparticionamentoPartitioningReconfigurable computingreconfiguração parcialEste trabalho descreve a prova de conceito de uma abordagem que utiliza o modelo de computação a fluxo de dados, inerentemente paralelo, associado ao modelo de computação reconfigurável parcial e dinamicamente, visando à obtenção de sistemas computacionais de alto desempenho. Mais especificamente, trata da obtenção de um modelo para o particionamento dos grafos a fluxo de dados dinâmicos e de um protocolo de comunicação entre suas partes, a fim de permitir a sua implementação em arquiteturas dinamicamente reconfiguráveis, em especial em FGPAs Virtex da Xilinx. Enquadra-se no contexto do projeto ChipCFlow, de escopo mais amplo, que pretende obter uma ferramenta para geração automática de descrição de hardware sintetizável, a partir de código em alto nível, escrito em linguagem C, fazendo uso da abordagem a fluxo de dados para extrair o paralelismo implícito nas aplicações originais. O modelo proposto é aplicado em um grafo a fluxo de dados dinâmico, e através de simulações sua viabilidade é discutidaThis work describes the concept of an approach that uses data ow computational model, inherently parallel, associated with de reconfigurable computing model, partial and dynamic, in order to obtain high performance computational systems. More specifically, it is about a model to the partitioning and communication between partitioned sectors of a CDFG (Control Data Flow Graph) in order to map these graphs on a partial reconfiguration FPGA fabric, in special Virtex II/II-Pro from Xilinx. It is part of the ChipCFlow project, that has a bigger scope, and that aims to automatically obtain syntetisable hardware descriptions, from high level code written in C and, by using a data flow approach to extract implicit parallelism in original applications. The model obtained is extensively explained and applied to an example of CDFG, where by means of simulations its feasibility is discussedBiblioteca Digitais de Teses e Dissertações da USPSilva, Jorge Luiz eSanches, Lucas Barbosa2010-05-14info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2016-07-28T16:10:07Zoai:teses.usp.br:tde-22062010-141534Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212016-07-28T16:10:07Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
ChipCFlow - partioning and communication protocol in the dynamic dataflow graph
title ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
spellingShingle ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
Sanches, Lucas Barbosa
Computação reconfigurável
Dataflow machines
Máquinas a fluxo de dados
Partial reconfiguration
particionamento
Partitioning
Reconfigurable computing
reconfiguração parcial
title_short ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
title_full ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
title_fullStr ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
title_full_unstemmed ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
title_sort ChipCFlow - Partição e protocolo de comunicação no grafo a fluxo de dados dinâmico
author Sanches, Lucas Barbosa
author_facet Sanches, Lucas Barbosa
author_role author
dc.contributor.none.fl_str_mv Silva, Jorge Luiz e
dc.contributor.author.fl_str_mv Sanches, Lucas Barbosa
dc.subject.por.fl_str_mv Computação reconfigurável
Dataflow machines
Máquinas a fluxo de dados
Partial reconfiguration
particionamento
Partitioning
Reconfigurable computing
reconfiguração parcial
topic Computação reconfigurável
Dataflow machines
Máquinas a fluxo de dados
Partial reconfiguration
particionamento
Partitioning
Reconfigurable computing
reconfiguração parcial
description Este trabalho descreve a prova de conceito de uma abordagem que utiliza o modelo de computação a fluxo de dados, inerentemente paralelo, associado ao modelo de computação reconfigurável parcial e dinamicamente, visando à obtenção de sistemas computacionais de alto desempenho. Mais especificamente, trata da obtenção de um modelo para o particionamento dos grafos a fluxo de dados dinâmicos e de um protocolo de comunicação entre suas partes, a fim de permitir a sua implementação em arquiteturas dinamicamente reconfiguráveis, em especial em FGPAs Virtex da Xilinx. Enquadra-se no contexto do projeto ChipCFlow, de escopo mais amplo, que pretende obter uma ferramenta para geração automática de descrição de hardware sintetizável, a partir de código em alto nível, escrito em linguagem C, fazendo uso da abordagem a fluxo de dados para extrair o paralelismo implícito nas aplicações originais. O modelo proposto é aplicado em um grafo a fluxo de dados dinâmico, e através de simulações sua viabilidade é discutida
publishDate 2010
dc.date.none.fl_str_mv 2010-05-14
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
url http://www.teses.usp.br/teses/disponiveis/55/55134/tde-22062010-141534/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1809090986613145600

Registros relacionados