Proposta e simulação de uma arquitetura RISC
Autor(a) principal: | |
---|---|
Data de Publicação: | 1991 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da USP |
Texto Completo: | http://www.teses.usp.br/teses/disponiveis/54/54132/tde-22042014-111747/ |
Resumo: | RISC - Uma nova tendência em arquitetura de computadores. Este trabalho apresenta um estudo de como surgiu esta nova arquitetura, e suas características básicas, que a diferencia das arquiteturas convencionais. Uma proposta de microprocessador RISC é apresentada, com sua rota de dados completamente detalhada. Um simulador para arquitetura RISC foi então construído, para se testar este microprocessador. Para validar o simulador, que é a idéia principal deste trabalho, e para se avaliar a arquitetura do microprocessador proposto, usou-se o benchmark Dhrystone, e os resultados foram comparados com máquinas comerciais. |
id |
USP_7f145e0d8cfb0c42c0ba3a21567a2e5f |
---|---|
oai_identifier_str |
oai:teses.usp.br:tde-22042014-111747 |
network_acronym_str |
USP |
network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
repository_id_str |
2721 |
spelling |
Proposta e simulação de uma arquitetura RISCDesign and simulation of a RISC architectureArchitecture simulationArquitetura de computadoresComputer architectureRISCRISCSimulação de arquiteturasRISC - Uma nova tendência em arquitetura de computadores. Este trabalho apresenta um estudo de como surgiu esta nova arquitetura, e suas características básicas, que a diferencia das arquiteturas convencionais. Uma proposta de microprocessador RISC é apresentada, com sua rota de dados completamente detalhada. Um simulador para arquitetura RISC foi então construído, para se testar este microprocessador. Para validar o simulador, que é a idéia principal deste trabalho, e para se avaliar a arquitetura do microprocessador proposto, usou-se o benchmark Dhrystone, e os resultados foram comparados com máquinas comerciais.RISC - A new trend in computer architecture. This work presents a study of how this new architecture emerged, and the basic caracteristics that diferentiate it from the conventional architectures. A proposed RISC microprocessor is presented with the completely detailed data-path. A simulator for the RIse architecture was built to test this microprocessor. To validate the simulator, which is the main idea of this work, and to evaluate the architecture of the proposed microprocessor, the Dhrystone benchmark was used and the results were compared with commercial machines.Biblioteca Digitais de Teses e Dissertações da USPRuggiero, Carlos AntonioValente, Fredy Joao1991-04-12info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://www.teses.usp.br/teses/disponiveis/54/54132/tde-22042014-111747/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2019-07-08T21:35:43Zoai:teses.usp.br:tde-22042014-111747Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212019-07-08T21:35:43Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
dc.title.none.fl_str_mv |
Proposta e simulação de uma arquitetura RISC Design and simulation of a RISC architecture |
title |
Proposta e simulação de uma arquitetura RISC |
spellingShingle |
Proposta e simulação de uma arquitetura RISC Valente, Fredy Joao Architecture simulation Arquitetura de computadores Computer architecture RISC RISC Simulação de arquiteturas |
title_short |
Proposta e simulação de uma arquitetura RISC |
title_full |
Proposta e simulação de uma arquitetura RISC |
title_fullStr |
Proposta e simulação de uma arquitetura RISC |
title_full_unstemmed |
Proposta e simulação de uma arquitetura RISC |
title_sort |
Proposta e simulação de uma arquitetura RISC |
author |
Valente, Fredy Joao |
author_facet |
Valente, Fredy Joao |
author_role |
author |
dc.contributor.none.fl_str_mv |
Ruggiero, Carlos Antonio |
dc.contributor.author.fl_str_mv |
Valente, Fredy Joao |
dc.subject.por.fl_str_mv |
Architecture simulation Arquitetura de computadores Computer architecture RISC RISC Simulação de arquiteturas |
topic |
Architecture simulation Arquitetura de computadores Computer architecture RISC RISC Simulação de arquiteturas |
description |
RISC - Uma nova tendência em arquitetura de computadores. Este trabalho apresenta um estudo de como surgiu esta nova arquitetura, e suas características básicas, que a diferencia das arquiteturas convencionais. Uma proposta de microprocessador RISC é apresentada, com sua rota de dados completamente detalhada. Um simulador para arquitetura RISC foi então construído, para se testar este microprocessador. Para validar o simulador, que é a idéia principal deste trabalho, e para se avaliar a arquitetura do microprocessador proposto, usou-se o benchmark Dhrystone, e os resultados foram comparados com máquinas comerciais. |
publishDate |
1991 |
dc.date.none.fl_str_mv |
1991-04-12 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://www.teses.usp.br/teses/disponiveis/54/54132/tde-22042014-111747/ |
url |
http://www.teses.usp.br/teses/disponiveis/54/54132/tde-22042014-111747/ |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
|
dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.coverage.none.fl_str_mv |
|
dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
instname_str |
Universidade de São Paulo (USP) |
instacron_str |
USP |
institution |
USP |
reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
collection |
Biblioteca Digital de Teses e Dissertações da USP |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
_version_ |
1809090981987876864 |