Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera
Autor(a) principal: | |
---|---|
Data de Publicação: | 2005 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da USP |
Texto Completo: | http://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082005-120141/ |
Resumo: | O presente trabalho apresenta a implementação de um core de rede Ethernet 10/100Mbps com interface para o barramento Avalon para utilização em conjunto com o processador Nios II da Altera. A tecnologia Ethernet foi implementada em computação reconfigurável e utilizou-se como base um módulo disponível na Internet denominado OpenCores MAC 10/100. O projeto foi desenvolvido para ser aplicado em sistemas embarcados, mais especificamente para o uso em um robô móvel em desenvolvimento no Laboratório de Computação Reconfigurável do ICMC/USP. O core foi incorporado à biblioteca da ferramenta SoPC Builder da Altera, visando uma fácil integração do mesmo em outros projetos. Foram utilizadas as ferramentas Quartus II e ModelSim para o desenvolvimento e testes do sistema, além de dois kits Nios versão Stratix para a validação do projeto, sendo as placas interligadas ponto-a-ponto sem a utilizaçao de transceivers analógicos. |
id |
USP_ad9504bee4bbc417ec9663336e72664f |
---|---|
oai_identifier_str |
oai:teses.usp.br:tde-31082005-120141 |
network_acronym_str |
USP |
network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
repository_id_str |
2721 |
spelling |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da AlteraImplementation of an Ethernet 10/100Mbps core with Avalon interface for Nios II processor from AlteraComputação ReconfigurávelEmbedded SystemsEthernetEthernetFPGAFPGAReconfigurable ComputingSistemas EmbutidosSoCSoCSoPCSoPCO presente trabalho apresenta a implementação de um core de rede Ethernet 10/100Mbps com interface para o barramento Avalon para utilização em conjunto com o processador Nios II da Altera. A tecnologia Ethernet foi implementada em computação reconfigurável e utilizou-se como base um módulo disponível na Internet denominado OpenCores MAC 10/100. O projeto foi desenvolvido para ser aplicado em sistemas embarcados, mais especificamente para o uso em um robô móvel em desenvolvimento no Laboratório de Computação Reconfigurável do ICMC/USP. O core foi incorporado à biblioteca da ferramenta SoPC Builder da Altera, visando uma fácil integração do mesmo em outros projetos. Foram utilizadas as ferramentas Quartus II e ModelSim para o desenvolvimento e testes do sistema, além de dois kits Nios versão Stratix para a validação do projeto, sendo as placas interligadas ponto-a-ponto sem a utilizaçao de transceivers analógicos.This work presents the implementation of a network Ethernet 10/100Mbps core with interfaces to Avalon bus for using with the Nios II processor from Altera. The Ethernet technology was implemented in reconfigurable computing and was based in the OpenCores MAC 10/100 available on Internet. The project was developed for embedded systems applications, more specifically for a mobile robot in development at Reconfigurable Computing Laboratory from ICMC/USP. The core was incorporated to SoPC Builder tools library from Altera, aiming to facilitate the integration with others projects. To development and system tests were used Quartus II and ModelSim, and two Nios Development kit Statix Edition for project validation. The boards were linked peer-to-peer, without use analog transceivers.Biblioteca Digitais de Teses e Dissertações da USPMarques, EduardoMenotti, Ricardo2005-05-06info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082005-120141/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2016-07-28T16:09:49Zoai:teses.usp.br:tde-31082005-120141Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212016-07-28T16:09:49Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
dc.title.none.fl_str_mv |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera Implementation of an Ethernet 10/100Mbps core with Avalon interface for Nios II processor from Altera |
title |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera |
spellingShingle |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera Menotti, Ricardo Computação Reconfigurável Embedded Systems Ethernet Ethernet FPGA FPGA Reconfigurable Computing Sistemas Embutidos SoC SoC SoPC SoPC |
title_short |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera |
title_full |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera |
title_fullStr |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera |
title_full_unstemmed |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera |
title_sort |
Implementação de um módulo Ethernet 10/100Mbps com interface Avalon para o processador Nios II da Altera |
author |
Menotti, Ricardo |
author_facet |
Menotti, Ricardo |
author_role |
author |
dc.contributor.none.fl_str_mv |
Marques, Eduardo |
dc.contributor.author.fl_str_mv |
Menotti, Ricardo |
dc.subject.por.fl_str_mv |
Computação Reconfigurável Embedded Systems Ethernet Ethernet FPGA FPGA Reconfigurable Computing Sistemas Embutidos SoC SoC SoPC SoPC |
topic |
Computação Reconfigurável Embedded Systems Ethernet Ethernet FPGA FPGA Reconfigurable Computing Sistemas Embutidos SoC SoC SoPC SoPC |
description |
O presente trabalho apresenta a implementação de um core de rede Ethernet 10/100Mbps com interface para o barramento Avalon para utilização em conjunto com o processador Nios II da Altera. A tecnologia Ethernet foi implementada em computação reconfigurável e utilizou-se como base um módulo disponível na Internet denominado OpenCores MAC 10/100. O projeto foi desenvolvido para ser aplicado em sistemas embarcados, mais especificamente para o uso em um robô móvel em desenvolvimento no Laboratório de Computação Reconfigurável do ICMC/USP. O core foi incorporado à biblioteca da ferramenta SoPC Builder da Altera, visando uma fácil integração do mesmo em outros projetos. Foram utilizadas as ferramentas Quartus II e ModelSim para o desenvolvimento e testes do sistema, além de dois kits Nios versão Stratix para a validação do projeto, sendo as placas interligadas ponto-a-ponto sem a utilizaçao de transceivers analógicos. |
publishDate |
2005 |
dc.date.none.fl_str_mv |
2005-05-06 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082005-120141/ |
url |
http://www.teses.usp.br/teses/disponiveis/55/55134/tde-31082005-120141/ |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
|
dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.coverage.none.fl_str_mv |
|
dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
instname_str |
Universidade de São Paulo (USP) |
instacron_str |
USP |
institution |
USP |
reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
collection |
Biblioteca Digital de Teses e Dissertações da USP |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
_version_ |
1815257515844173824 |