Ciclos limites causados por interações entre controladores não lineares de elos HVDC e de geradores síncronos

• Autor(a) principal: Rios, Manuel Leonardo Sosa
• Data de Publicação: 2024
• Tipo de documento: Tese
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da USP
• Texto Completo: https://www.teses.usp.br/teses/disponiveis/18/18154/tde-19022024-155144/
• topic: ciclos limites; estabilidade de SEPs; HVDC; HVDC; limit cycles; oscilações causadas por chaveamentos; oscillations caused by control switchings; PSS; PSS; stability of electric power systems

Limitadores estáticos ou dinâmicos podem atuar durante perturbações em Sistemas Elétricos de Potência (SEPs). Um equipamento usualmente dotado de limitadores dinâmicos é o elo de transmissão em corrente contínua (ou HVDC, High Voltage Direct Current). A atuação desses limitadores resulta em chaveamentos/descontinuidades no SEP. Um exemplo desse tipo de controlador é o limitador do ângulo mínimo de disparo das válvulas do retificador (ou RAML, Rectifier Alpha Minimum Limiter), que atua em condições de baixa tensão. Em caso de perturbações que causem essa condição, podem acontecer atuações sucessivas do RAML, causando oscilações sustentadas no SEP. Essas oscilações formam trajetórias periódicas, conhecidas como ciclos limites, resultantes da interação entre os modelos não lineares do PSS (Power System Stabilizer) e do RAML. Esse fato indica a necessidade de estudar o SEP utilizando técnicas de análise de sistemas dinâmicos não lineares. Nesse sentido, esta tese de doutorado investiga a aparição de ciclos limites causados pela interação entre o RAML e o PSS, e a estabilidade desses ciclos, utilizando o método de disparos no domínio do tempo. Esse fenômeno foi analisado em um sistema teste, obtido a partir do sector de 50 Hz da Itaipú Binacional, composto por um grupo de geradores interligado a um HVDC, que está conectado a um barramento infinito. Neste sistema, o HVDC, que utiliza tecnologia LCC (line commutated converter), foi representado por uma configuração bipolar, incluindo controladores de polo e bipolo, assim como seus limitadores. Como as oscilações são observadas em condições de baixa tensão no terminal retificador do HVDC, o reajuste do limitador da ordem de corrente em função de baixas tensões CC (ou VDCOL, Voltage Direct Current Order Limiter) do terminal inversor permitiu a eliminação das oscilações. De forma semelhante, o reajuste do estabilizador de frequência, assim como a alteração da estrutura de controle do PSS1A para PSS2B possibilitaram a eliminação do ciclo limite.