Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis.
Autor(a) principal: | |
---|---|
Data de Publicação: | 2008 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da USP |
Texto Completo: | http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/ |
Resumo: | Alguns tipos de FPGA (Field Programmable Gate Array) possuem a capacidade de serem reconfigurados parcialmente em tempo de execução formando um Sistema Parcialmente Reconfigurável (SPR), cuja utilização traz diversas vantagens dentre as quais a redução de custos. A maior utilização de SPRs enfrenta, como um dos fatores limitantes, a dificuldade de acesso e de utilização de ferramentas de desenvolvimento apropriadas. Este trabalho aborda os SPRs, suas aplicações e uma análise das ferramentas de desenvolvimento existentes. posteriormente dedica-se ao aperfeiçoamento de uma dessas ferramentas, o PARBIT, com o desenvolvimento de uma interface gráfica de usuário (GUI, -- Graphical User Interface) e a atualização de sua metodologia de desenvolvimento. As metodologias de projeto suportadas pelo fabricante do FPGA também são apresentadas. As metodologias são validadas através do projeto de um SPR. |
id |
USP_c620ad6ad6e29af7f2fcbce6dd616cf0 |
---|---|
oai_identifier_str |
oai:teses.usp.br:tde-18082008-154538 |
network_acronym_str |
USP |
network_name_str |
Biblioteca Digital de Teses e Dissertações da USP |
repository_id_str |
2721 |
spelling |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis.Development tools and methodologies for partial reconfigurable systems.Arquitetura reconfigurávelCADCAD for FPGAsCircuitos FPGACircuitos integradosComputação reconfigurávelFPGAMicroeletrônicaPartial reconfigurable systemReconfigurable architectureReconfigurable logicAlguns tipos de FPGA (Field Programmable Gate Array) possuem a capacidade de serem reconfigurados parcialmente em tempo de execução formando um Sistema Parcialmente Reconfigurável (SPR), cuja utilização traz diversas vantagens dentre as quais a redução de custos. A maior utilização de SPRs enfrenta, como um dos fatores limitantes, a dificuldade de acesso e de utilização de ferramentas de desenvolvimento apropriadas. Este trabalho aborda os SPRs, suas aplicações e uma análise das ferramentas de desenvolvimento existentes. posteriormente dedica-se ao aperfeiçoamento de uma dessas ferramentas, o PARBIT, com o desenvolvimento de uma interface gráfica de usuário (GUI, -- Graphical User Interface) e a atualização de sua metodologia de desenvolvimento. As metodologias de projeto suportadas pelo fabricante do FPGA também são apresentadas. As metodologias são validadas através do projeto de um SPR.Some types of FPGA (Field Programmable Gate Array) can be partially reconfigured during run-time forming a Partial Reconfigurable System (PRS). The use of PRSs brings several advantages like cost reduction. A larger use of PRSs faces a limiting factor: the difficult to access and use appropriate development tools. This work shows the PRSs, its applications and an analysis of the existing development tools. Later, it dedicates to the improvement of one of these tools, the PARBIT, developing a graphical user interface (GUI) and updating its project methodology. The project methodologies supported by the manufacturer of the FPGA are also presented. The methodologies are validated through the design of a PRS.Biblioteca Digitais de Teses e Dissertações da USPHorta, Edson LemosValiante Filho, Filippo2008-05-19info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2016-07-28T16:09:56Zoai:teses.usp.br:tde-18082008-154538Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212016-07-28T16:09:56Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false |
dc.title.none.fl_str_mv |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. Development tools and methodologies for partial reconfigurable systems. |
title |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. |
spellingShingle |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. Valiante Filho, Filippo Arquitetura reconfigurável CAD CAD for FPGAs Circuitos FPGA Circuitos integrados Computação reconfigurável FPGA Microeletrônica Partial reconfigurable system Reconfigurable architecture Reconfigurable logic |
title_short |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. |
title_full |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. |
title_fullStr |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. |
title_full_unstemmed |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. |
title_sort |
Ferramentas e metodologias de desenvolvimento para sistemas parcialmente reconfiguráveis. |
author |
Valiante Filho, Filippo |
author_facet |
Valiante Filho, Filippo |
author_role |
author |
dc.contributor.none.fl_str_mv |
Horta, Edson Lemos |
dc.contributor.author.fl_str_mv |
Valiante Filho, Filippo |
dc.subject.por.fl_str_mv |
Arquitetura reconfigurável CAD CAD for FPGAs Circuitos FPGA Circuitos integrados Computação reconfigurável FPGA Microeletrônica Partial reconfigurable system Reconfigurable architecture Reconfigurable logic |
topic |
Arquitetura reconfigurável CAD CAD for FPGAs Circuitos FPGA Circuitos integrados Computação reconfigurável FPGA Microeletrônica Partial reconfigurable system Reconfigurable architecture Reconfigurable logic |
description |
Alguns tipos de FPGA (Field Programmable Gate Array) possuem a capacidade de serem reconfigurados parcialmente em tempo de execução formando um Sistema Parcialmente Reconfigurável (SPR), cuja utilização traz diversas vantagens dentre as quais a redução de custos. A maior utilização de SPRs enfrenta, como um dos fatores limitantes, a dificuldade de acesso e de utilização de ferramentas de desenvolvimento apropriadas. Este trabalho aborda os SPRs, suas aplicações e uma análise das ferramentas de desenvolvimento existentes. posteriormente dedica-se ao aperfeiçoamento de uma dessas ferramentas, o PARBIT, com o desenvolvimento de uma interface gráfica de usuário (GUI, -- Graphical User Interface) e a atualização de sua metodologia de desenvolvimento. As metodologias de projeto suportadas pelo fabricante do FPGA também são apresentadas. As metodologias são validadas através do projeto de um SPR. |
publishDate |
2008 |
dc.date.none.fl_str_mv |
2008-05-19 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/ |
url |
http://www.teses.usp.br/teses/disponiveis/3/3140/tde-18082008-154538/ |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.relation.none.fl_str_mv |
|
dc.rights.driver.fl_str_mv |
Liberar o conteúdo para acesso público. info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Liberar o conteúdo para acesso público. |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.coverage.none.fl_str_mv |
|
dc.publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
publisher.none.fl_str_mv |
Biblioteca Digitais de Teses e Dissertações da USP |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo (USP) instacron:USP |
instname_str |
Universidade de São Paulo (USP) |
instacron_str |
USP |
institution |
USP |
reponame_str |
Biblioteca Digital de Teses e Dissertações da USP |
collection |
Biblioteca Digital de Teses e Dissertações da USP |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP) |
repository.mail.fl_str_mv |
virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br |
_version_ |
1815257105350787072 |