Implementação de um inversor multinível monofásico controlado por FPGA

Detalhes bibliográficos
Autor(a) principal: Oliveira, Paulo Eduardo Martins de
Data de Publicação: 2014
Outros Autores: Gabardo, Rafael de Lima, Sugawara, Shoichi Eduardo Nogueira
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
Texto Completo: http://repositorio.utfpr.edu.br/jspui/handle/1/9875
Resumo: Este trabalho apresenta um estudo das principais topologias de conversores multiníveis, resultando a simulação e a implementação de um inversor de topologia Cascated H-Bridge (CHB) com 5 níveis de tensão. O estudo sintetiza as principais características das topologias multiníveis, analisando as suas vantagens e desvantagens entre elas e os conversores de dois níveis. Perante este cenário escolheu-se a topologia a implementar baseada em dispositivo FPGA. Por fim, traz então a análise dos resultados obtidos nas simulações, comentários e conclusões finais sobre o projeto.
id UTFPR-12_173b3ea3ce6fdd7427fb2112ede41380
oai_identifier_str oai:repositorio.utfpr.edu.br:1/9875
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling 2020-11-12T16:56:44Z2020-11-12T16:56:44Z2014-02-27OLIVEIRA, Paulo Eduardo Martins de; GABARDO, Rafael de Lima; SUGAWARA, Shoichi Eduardo Nogueira. Implementação de um inversor multinível monofásico controlado por FPGA. 2014. 99 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Curitiba, 2014.http://repositorio.utfpr.edu.br/jspui/handle/1/9875Este trabalho apresenta um estudo das principais topologias de conversores multiníveis, resultando a simulação e a implementação de um inversor de topologia Cascated H-Bridge (CHB) com 5 níveis de tensão. O estudo sintetiza as principais características das topologias multiníveis, analisando as suas vantagens e desvantagens entre elas e os conversores de dois níveis. Perante este cenário escolheu-se a topologia a implementar baseada em dispositivo FPGA. Por fim, traz então a análise dos resultados obtidos nas simulações, comentários e conclusões finais sobre o projeto.This paper presents a study of the major multilevel converter topologies, resulting from this study the simulation and implementation of an inverter topology Cascated H-Bridge (CHB) with 5 voltage levels. The study summarizes the main characteristics of multilevel topologies, analyzing their advantages and disadvantages between them and the two-level converters. Given this scenario,was chosen to implement the topology based on FPGA device. Finally, we then analyze the simulation results, comments and conclusions about the project.porUniversidade Tecnológica Federal do ParanáCuritibaDepartamento Acadêmico de EletrotécnicaEngenharia ElétricaConversores de corrente elétricaCircuitos elétricosInversores elétricosElectric current convertersElectric circuitsElectric invertersImplementação de um inversor multinível monofásico controlado por FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisCuritibaAssef, Amauri AmorinOliveira, Paulo Eduardo Martins deGabardo, Rafael de LimaSugawara, Shoichi Eduardo Nogueirareponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPRinfo:eu-repo/semantics/openAccessTHUMBNAILCT_COELE_2013_2_22.pdf.jpgGenerated Thumbnailimage/jpeg1243http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/1/CT_COELE_2013_2_22.pdf.jpge18d6f0c0618ac6b4b5f4b15d4b31923MD51LICENSElicense.txttext/plain1291http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/2/license.txtdfb14e53a8c6b76b85e77d7a5a3b3809MD52ORIGINALCT_COELE_2013_2_22.pdfapplication/pdf3934827http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/3/CT_COELE_2013_2_22.pdf36bc6ceb1e1fcb4f57b6fcecdededabdMD53TEXTCT_COELE_2013_2_22.pdf.txtExtracted texttext/plain109068http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/4/CT_COELE_2013_2_22.pdf.txt2bc579c50f5a90c4169144891854263fMD541/98752020-11-12 14:56:44.856oai:repositorio.utfpr.edu.br:1/9875IE5hIHF1YWxpZGFkZSBkZSB0aXR1bGFyIGRvcyBkaXJlaXRvcyBkZSBhdXRvciBkYSBwdWJsaWNhw6fDo28sIGF1dG9yaXpvIGEgVVRGUFIgYSB2ZWljdWxhciwgCmF0cmF2w6lzIGRvIFBvcnRhbCBkZSBJbmZvcm1hw6fDo28gZW0gQWNlc3NvIEFiZXJ0byAoUElBQSkgZSBkb3MgQ2F0w6Fsb2dvcyBkYXMgQmlibGlvdGVjYXMgCmRlc3RhIEluc3RpdHVpw6fDo28sIHNlbSByZXNzYXJjaW1lbnRvIGRvcyBkaXJlaXRvcyBhdXRvcmFpcywgZGUgYWNvcmRvIGNvbSBhIExlaSBubyA5LjYxMC85OCwgCm8gdGV4dG8gZGVzdGEgb2JyYSwgb2JzZXJ2YW5kbyBhcyBjb25kacOnw7VlcyBkZSBkaXNwb25pYmlsaXphw6fDo28gcmVnaXN0cmFkYXMgbm8gaXRlbSA0IGRvIArigJxUZXJtbyBkZSBBdXRvcml6YcOnw6NvIHBhcmEgUHVibGljYcOnw6NvIGRlIFRyYWJhbGhvcyBkZSBDb25jbHVzw6NvIGRlIEN1cnNvIGRlIEdyYWR1YcOnw6NvIGUgCkVzcGVjaWFsaXphw6fDo28sIERpc3NlcnRhw6fDtWVzIGUgVGVzZXMgbm8gUG9ydGFsIGRlIEluZm9ybWHDp8OjbyBlIG5vcyBDYXTDoWxvZ29zIEVsZXRyw7RuaWNvcyBkbyAKU2lzdGVtYSBkZSBCaWJsaW90ZWNhcyBkYSBVVEZQUuKAnSwgcGFyYSBmaW5zIGRlIGxlaXR1cmEsIGltcHJlc3PDo28gZS9vdSBkb3dubG9hZCwgdmlzYW5kbyBhIApkaXZ1bGdhw6fDo28gZGEgcHJvZHXDp8OjbyBjaWVudMOtZmljYSBicmFzaWxlaXJhLgoKICBBcyB2aWFzIG9yaWdpbmFpcyBlIGFzc2luYWRhcyBwZWxvKHMpIGF1dG9yKGVzKSBkbyDigJxUZXJtbyBkZSBBdXRvcml6YcOnw6NvIHBhcmEgUHVibGljYcOnw6NvIGRlIApUcmFiYWxob3MgZGUgQ29uY2x1c8OjbyBkZSBDdXJzbyBkZSBHcmFkdWHDp8OjbyBlIEVzcGVjaWFsaXphw6fDo28sIERpc3NlcnRhw6fDtWVzIGUgVGVzZXMgbm8gUG9ydGFsIApkZSBJbmZvcm1hw6fDo28gZSBub3MgQ2F0w6Fsb2dvcyBFbGV0csO0bmljb3MgZG8gU2lzdGVtYSBkZSBCaWJsaW90ZWNhcyBkYSBVVEZQUuKAnSBlIGRhIOKAnERlY2xhcmHDp8OjbyAKZGUgQXV0b3JpYeKAnSBlbmNvbnRyYW0tc2UgYXJxdWl2YWRhcyBuYSBCaWJsaW90ZWNhIGRvIEPDom1wdXMgbm8gcXVhbCBvIHRyYWJhbGhvIGZvaSBkZWZlbmRpZG8uIApObyBjYXNvIGRlIHB1YmxpY2HDp8O1ZXMgZGUgYXV0b3JpYSBjb2xldGl2YSBlIG11bHRpY8OibXB1cywgb3MgZG9jdW1lbnRvcyBmaWNhcsOjbyBzb2IgZ3VhcmRhIGRhIApCaWJsaW90ZWNhIGNvbSBhIHF1YWwgbyDigJxwcmltZWlybyBhdXRvcuKAnSBwb3NzdWEgdsOtbmN1bG8uCg==Repositório de PublicaçõesPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestopendoar:2020-11-12T16:56:44Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.pt_BR.fl_str_mv Implementação de um inversor multinível monofásico controlado por FPGA
title Implementação de um inversor multinível monofásico controlado por FPGA
spellingShingle Implementação de um inversor multinível monofásico controlado por FPGA
Oliveira, Paulo Eduardo Martins de
Engenharia Elétrica
Conversores de corrente elétrica
Circuitos elétricos
Inversores elétricos
Electric current converters
Electric circuits
Electric inverters
title_short Implementação de um inversor multinível monofásico controlado por FPGA
title_full Implementação de um inversor multinível monofásico controlado por FPGA
title_fullStr Implementação de um inversor multinível monofásico controlado por FPGA
title_full_unstemmed Implementação de um inversor multinível monofásico controlado por FPGA
title_sort Implementação de um inversor multinível monofásico controlado por FPGA
author Oliveira, Paulo Eduardo Martins de
author_facet Oliveira, Paulo Eduardo Martins de
Gabardo, Rafael de Lima
Sugawara, Shoichi Eduardo Nogueira
author_role author
author2 Gabardo, Rafael de Lima
Sugawara, Shoichi Eduardo Nogueira
author2_role author
author
dc.contributor.advisor1.fl_str_mv Assef, Amauri Amorin
dc.contributor.author.fl_str_mv Oliveira, Paulo Eduardo Martins de
Gabardo, Rafael de Lima
Sugawara, Shoichi Eduardo Nogueira
contributor_str_mv Assef, Amauri Amorin
dc.subject.cnpq.fl_str_mv Engenharia Elétrica
topic Engenharia Elétrica
Conversores de corrente elétrica
Circuitos elétricos
Inversores elétricos
Electric current converters
Electric circuits
Electric inverters
dc.subject.por.fl_str_mv Conversores de corrente elétrica
Circuitos elétricos
Inversores elétricos
Electric current converters
Electric circuits
Electric inverters
description Este trabalho apresenta um estudo das principais topologias de conversores multiníveis, resultando a simulação e a implementação de um inversor de topologia Cascated H-Bridge (CHB) com 5 níveis de tensão. O estudo sintetiza as principais características das topologias multiníveis, analisando as suas vantagens e desvantagens entre elas e os conversores de dois níveis. Perante este cenário escolheu-se a topologia a implementar baseada em dispositivo FPGA. Por fim, traz então a análise dos resultados obtidos nas simulações, comentários e conclusões finais sobre o projeto.
publishDate 2014
dc.date.issued.fl_str_mv 2014-02-27
dc.date.accessioned.fl_str_mv 2020-11-12T16:56:44Z
dc.date.available.fl_str_mv 2020-11-12T16:56:44Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv OLIVEIRA, Paulo Eduardo Martins de; GABARDO, Rafael de Lima; SUGAWARA, Shoichi Eduardo Nogueira. Implementação de um inversor multinível monofásico controlado por FPGA. 2014. 99 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Curitiba, 2014.
dc.identifier.uri.fl_str_mv http://repositorio.utfpr.edu.br/jspui/handle/1/9875
identifier_str_mv OLIVEIRA, Paulo Eduardo Martins de; GABARDO, Rafael de Lima; SUGAWARA, Shoichi Eduardo Nogueira. Implementação de um inversor multinível monofásico controlado por FPGA. 2014. 99 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Curitiba, 2014.
url http://repositorio.utfpr.edu.br/jspui/handle/1/9875
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
dc.publisher.department.fl_str_mv Departamento Acadêmico de Eletrotécnica
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
bitstream.url.fl_str_mv http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/1/CT_COELE_2013_2_22.pdf.jpg
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/2/license.txt
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/3/CT_COELE_2013_2_22.pdf
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/9875/4/CT_COELE_2013_2_22.pdf.txt
bitstream.checksum.fl_str_mv e18d6f0c0618ac6b4b5f4b15d4b31923
dfb14e53a8c6b76b85e77d7a5a3b3809
36bc6ceb1e1fcb4f57b6fcecdededabd
2bc579c50f5a90c4169144891854263f
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv
_version_ 1805923230864637952

Registros relacionados